[發(fā)明專利]半導體存儲器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310142777.7
• 申請日: 2013-04-23
• 公開（公告）號: CN103579253B
• 公開（公告）日: 2018-06-26
• 發(fā)明（設計）人: 金兌京;權賢律
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;H01L27/11568;H01L21/764;H01L27/11521;H01L29/423;H01L29/06
• 代理公司: 北京弘權知識產(chǎn)權代理事務所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

本發(fā)明公開了一種半導體存儲器件，所述半導體存儲器件包括：多個輔助圖案，所述多個輔助圖案形成在半導體襯底之上；多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在所述多個輔助圖案之間的半導體襯底之上；以及氣隙，所述氣隙形成在所述多個柵極線圖案之間、以及所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。

相關申請的交叉引用

本申請要求2012年8月8日提交的申請?zhí)枮?0-2012-0086886的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此。

技術領域

本發(fā)明的示例性實施例涉及一種半導體存儲器件及其制造方法，更具體而言，涉及一種包括氣隙的半導體存儲器件及其制造方法。

背景技術

半導體存儲器件包括配置成儲存數(shù)據(jù)的多個存儲器單元和配置成執(zhí)行各種操作的器件。高密度集成技術在實現(xiàn)半導體存儲器件的大數(shù)據(jù)容量和輕重量方面已然變得必要。具體地，由于存儲器單元在半導體芯片中占據(jù)大的空間，因此存儲器單元的尺寸減小已成為問題。

在半導體存儲器件之中，NAND快閃存儲器件包括以存儲串為單位布置的存儲器單元。包括絕緣材料的隔離層填充在這些存儲串之間，即在隔離區(qū)。隔離層起阻擋相鄰存儲串之間的電學影響（例如，相鄰存儲串之間之間的干擾）的作用。

然而，隨著半導體存儲器件的集成度的增加，包括絕緣材料的隔離層在阻擋存儲串之間的干擾方面存在限制，這會劣化半導體存儲器件的可靠性。

發(fā)明內(nèi)容

本發(fā)明的示例性實施例涉及一種半導體存儲器件及其制造方法，在所述半導體存儲器件中，由于輔助圖案布置在柵極線圖案的兩個端部，因此在沉積層間絕緣層的后續(xù)工藝期間，在柵極線圖案之間形成氣隙，并且在每個柵極線圖案與每個輔助圖案之間形成氣隙。

本發(fā)明的另一個示例性實施例涉及一種半導體存儲器件及其制造方法，在所述半導體存儲器件中，由于相鄰的柵極線圖案具有彼此不同的長度，所以在沉積層間絕緣層的后續(xù)工藝期間，在柵極線圖案之間形成氣隙，并且氣隙還被形成為具有比相鄰的柵極線圖案之中的較短柵極線圖案大的長度。

根據(jù)本發(fā)明的一個示例性實施例，一種半導體存儲器件可以包括：多個輔助圖案，所述多個輔助圖案形成在半導體襯底之上；多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導體襯底之上以及在所述多個輔助圖案之間；以及氣隙，所述氣隙形成在所述多個柵極線圖案之間，并且形成在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。

根據(jù)本發(fā)明的另一個示例性實施例，一種半導體存儲器件可以包括：多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導體襯底之上；以及多個氣隙，所述多個氣隙分別形成在所述多個柵極線圖案之間，其中，所述多個柵極線圖案中的每個柵極線圖案具有與相鄰的柵極線圖案不同的長度。

根據(jù)本發(fā)明的另一個示例性實施例，一種制造半導體存儲器件的方法可以包括以下步驟：在半導體襯底之上形成多個柵極線圖案；在半導體襯底之上形成多個輔助圖案，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部相鄰；在包括所述多個柵極線圖案和所述多個輔助圖案的整個結構之上形成絕緣層；以及在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間形成氣隙。

附圖說明

圖1至圖5B是根據(jù)本發(fā)明的一個實施例的半導體存儲器件的截面圖和平面圖，以用于說明半導體存儲器件；

圖6和圖7是說明除了輔助圖案的形狀和氣隙的形狀改變之外、具有與圖1至圖5B的半導體存儲器件相同的配置的半導體器件的平面圖；

圖8至圖12B是根據(jù)本發(fā)明的另一個實施例的半導體存儲器件的截面圖和平面圖，以用于說明半導體存儲器件；