[發(fā)明專(zhuān)利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310141764.8
• 申請(qǐng)日: 2013-04-22
• 公開(kāi)（公告）號(hào): CN104112665B
• 公開(kāi)（公告）日: 2018-09-18
• 發(fā)明（設(shè)計(jì)）人: 殷華湘;洪培真;孟令款;朱慧瓏
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L21/762;H01L29/78;H01L29/10
• 代理公司: 北京藍(lán)智輝煌知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11345
• 代理人: 陳紅

本發(fā)明公開(kāi)了一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延伸的多個(gè)鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括一個(gè)摻雜的隔離層；退火，使得摻雜的隔離層中雜質(zhì)擴(kuò)散進(jìn)入相鄰襯底溝道形成穿通阻擋層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)面的溝槽中形成多個(gè)摻雜層與隔離層的層疊，退火擴(kuò)散形成了均勻、陡峭的穿通阻擋層，有效抑制了寄生溝道效應(yīng)和溝道穿通效應(yīng)并且簡(jiǎn)化了工藝，從而提高了器件可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效抑制寄生溝道效應(yīng)的三維多柵FinFET及其制造方法。

背景技術(shù)

在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate）是主要的器件結(jié)構(gòu)，這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。

例如，雙柵SOI結(jié)構(gòu)的MOSFET與傳統(tǒng)的單柵體Si或者SOI MOSFET相比，能夠抑制短溝道效應(yīng)（SCE）以及漏致感應(yīng)勢(shì)壘降低（DIBL）效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝道輕摻雜，可以通過(guò)設(shè)置金屬柵極的功函數(shù)來(lái)調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動(dòng)電流，降低了對(duì)于有效柵氧厚度（EOT）的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個(gè)側(cè)面，柵極控制能力更強(qiáng)。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢(shì)。

現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多個(gè)平行的沿第一方向延伸的鰭片和溝槽；在溝槽中填充絕緣材料形成淺溝槽隔離（STI）；在鰭片頂部以及側(cè)壁沉積通常為氧化硅的較薄（例如僅1～5nm）假柵極絕緣層，在假柵極絕緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻蝕假柵極層和假柵極絕緣層，形成沿第二方向延伸的假柵極堆疊，其中第二方向優(yōu)選地垂直于第一方向；以假柵極堆疊為掩模，對(duì)鰭片進(jìn)行淺摻雜形成輕摻雜漏結(jié)構(gòu)（LDD）以抑制漏致感應(yīng)勢(shì)壘降低效應(yīng)；在假柵極堆疊的沿第一方向的兩側(cè)沉積并刻蝕形成柵極側(cè)墻；在柵極側(cè)墻的沿第一方向的兩側(cè)的鰭片上外延生長(zhǎng)相同或者相近材料形成源漏區(qū)，優(yōu)選采用SiGe、SiC等高于Si應(yīng)力的材料以提高載流子遷移率；在晶片上沉積層間介質(zhì)層（ILD）；刻蝕去除假柵極堆疊，在ILD中留下柵極溝槽；在柵極溝槽中沉積高k材料的柵極絕緣層以及金屬/金屬合金/金屬氮化物的柵極導(dǎo)電層。進(jìn)一步地，刻蝕ILD形成源漏接觸孔；為了降低源漏接觸電阻，在源漏接觸孔中形成金屬硅化物；填充金屬/金屬氮化物形成接觸塞。

然而，隨著FinFET技術(shù)節(jié)點(diǎn)持續(xù)縮減（例如22nm以下），鰭片溝道上部由多柵控制，較容易控制短溝道效應(yīng)包括溝道穿通效應(yīng)，在鰭片溝道下部由于受到STI的隔離，遠(yuǎn)離柵的控制，容易在STI下方以及鰭片內(nèi)部出現(xiàn)溝道穿通效應(yīng)，導(dǎo)致寄生溝道，引起器件失效。為此，現(xiàn)有的一種解決方案是在鰭片中特別是鰭片與襯底界面處通過(guò)注入與襯底相同的雜質(zhì)離子并退火形成阻擋層（PTSL），從而利用高摻雜襯底層來(lái)阻擋溝道之間的穿通泄漏和寄生效應(yīng)。然而，這種工藝需要額外的注入步驟并且難以有效控制阻擋層的位置和厚度，以及摻雜的阻擋層的摻雜濃度等性質(zhì)，使得難以有效控制阻擋層的效果。

發(fā)明內(nèi)容

由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET結(jié)構(gòu)及其制造方法，能通過(guò)簡(jiǎn)化工藝實(shí)現(xiàn)對(duì)于寄生溝道效應(yīng)的有效抑制。

為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延伸的多個(gè)鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括一個(gè)摻雜的隔離層；退火，使得摻雜的隔離層中雜質(zhì)擴(kuò)散進(jìn)入相鄰襯底溝道形成穿通阻擋層。

本發(fā)明還提供了另一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延伸的多個(gè)鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括多個(gè)未摻雜的第一隔離層以及摻雜的第二隔離層；退火，使得摻雜的第二隔離層中雜質(zhì)擴(kuò)散形成穿通阻擋層。

其中，形成淺溝槽隔離的步驟進(jìn)一步包括：在溝槽中填充多個(gè)未摻雜的第一隔離層與摻雜的第二隔離層構(gòu)成的隔離層堆疊，覆蓋鰭片側(cè)壁以及頂部；刻蝕隔離層堆疊以暴露一部分鰭片側(cè)壁。