[發(fā)明專利]處理器系統以及用于操作計算機處理器的方法

有效

• 申請?zhí)枺?/td>: 201310137022.8
• 申請日: 2013-04-19
• 公開（公告）號: CN103377169A
• 公開（公告）日: 2013-10-30
• 發(fā)明（設計）人: A·布于克托蘇諾格盧;P·G·埃瑪;A·M·哈特斯泰因;M·B·希利;K·K·凱拉斯
• 申請（專利權）人: 國際商業(yè)機器公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F15/177
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;張亞非

1.一種處理器系統，包括：

包含第一處理器的第一處理器芯片；

包含第二處理器的第二處理器芯片，

其中，所述第一和第二處理器芯片以層疊配置連接，其中所述第一和第二處理器通過所述第一和第二處理器芯片之間的垂直連接而連接；以及

模式控制電路，其選擇性地在多種操作模式中的一種模式下操作所述處理器系統，其中，在第一操作模式下，所述第一和第二處理器被配置為實現提前運行功能，其中，所述第一處理器操作執(zhí)行的主線程且所述第二處理器操作執(zhí)行的提前運行線程。

2.如權利要求1所述的處理器系統，其中，所述第一和第二處理器芯片基本相同。

3.如權利要求1所述的處理器系統，其中，在所述第一操作模式下，所述第一處理器保持執(zhí)行程序的體系結構狀態(tài)，其中，所述第二處理器執(zhí)行相同的程序，但使用投機狀態(tài)在所述第一處理器之前投機地運行。

4.如權利要求3所述的處理器系統，其中，在所述第一操作模式下，通過執(zhí)行能產生高速緩存不命中并解決程序流程的程序指令而拋棄與產生可能的高速緩存不命中或解決程序流程無關的其他程序指令，所述第二處理器在所述第一處理器之前投機地運行。

5.如權利要求1所述的處理器系統，其中，在所述第一操作模式下，所述第一和第二處理器使用所述第一和第二處理器芯片之間的所述垂直連接來互相通信。

6.如權利要求1所述的處理器系統，其中，在所述第一操作模式下，至少被所述第一處理器或所述第二處理器使用的高速緩存存儲的一個或多個部分不被用作高速緩存存儲，而是被用作對于所述處理器系統中的其他實體不可見的私有存儲。

7.一種處理器系統，包括：

包含第一處理器的第一處理器芯片；

包含第二處理器的第二處理器芯片，

其中，所述第一和第二處理器芯片以層疊配置連接，其中所述第一和第二處理器通過所述第一和第二處理器芯片之間的垂直連接而連接；以及

模式控制電路，其選擇性地在多種操作模式中的一種模式下操作所述處理器系統，其中，在第一模式下，所述第一和第二處理器被配置為共享高速緩存存儲器，其中，共享的高速緩存存儲器的一部分被配置為只能被所述第一和第二處理器存取的私有存儲區(qū)域。

8.如權利要求7所述的處理器系統，其中，所述共享的高速緩存存儲器的一部分被重新配置為只能被所述第一和第二處理器存取的私有存儲區(qū)域，以保持對于所述第一和第二處理器以外的任何實體來說不可見的狀態(tài)。

9.如權利要求7所述的處理器系統，其中，所述高速緩存存儲器是通過聚集與所述第一和第二處理器相關的兩個對準的高速緩存而配置的共享的高速緩存。

10.一種操作計算機處理器的方法，所述計算機處理器包括具有第一處理器的第一處理器芯片以及具有第二處理器的第二處理器芯片，其中，所述第一和第二處理器芯片以層疊配置連接，其中所述第一和第二處理器通過所述第一和第二處理器芯片之間的垂直連接而連接，所述方法包括：

產生第一控制信號以在第一操作模式下操作所述計算機處理器，其中，所述第一和第二處理器被配置為實現提前運行功能，其中，所述第一處理器操作執(zhí)行的主線程且所述第二處理器操作執(zhí)行的提前運行線程；以及

產生第二控制信號以在第二操作模式下操作所述計算機處理器，其中，所述第一和第二處理器獨立地操作。

11.如權利要求10所述的方法，其中，在所述第一操作模式下，所述第一處理器保持執(zhí)行程序的體系結構狀態(tài)，其中，所述第二處理器執(zhí)行相同的程序，但使用投機狀態(tài)在所述第一處理器之前投機地運行。

12.如權利要求11所述的方法，其中，在所述第一操作模式下，通過執(zhí)行能產生高速緩存不命中并解決程序流程問題的程序指令而拋棄與產生可能的高速緩存不命中或解決程序流程無關的其他程序指令，所述第二處理器在所述第一處理器之前投機地運行。

13.如權利要求10所述的方法，其中，在所述第一操作模式下，所述第一和第二處理器使用所述第一和第二處理器芯片之間的所述垂直連接來互相通信。