[發(fā)明專利]在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的方法有效
| 申請?zhí)枺?/td> | 201310136250.3 | 申請日: | 2013-04-18 |
| 公開(公告)號: | CN104112699B | 公開(公告)日: | 2017-08-25 |
| 發(fā)明(設(shè)計)人: | 周鳴 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海光華專利事務(wù)所31219 | 代理人: | 余明偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 消除 效應(yīng) 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體制造工藝領(lǐng)域,特別是涉及一種在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的方法。
背景技術(shù)
在集成電路工藝中,有著熱穩(wěn)定性、抗?jié)裥缘难趸枰恢笔墙饘倩ミB線之間使用的主要絕緣材料,金屬鋁則是芯片中電路互連導(dǎo)線的主要材料。然而,隨著半導(dǎo)體工業(yè)進入深亞微米時代,尤其當(dāng)特征尺寸越來越小時,互連延遲已經(jīng)超過門延遲成為提高工作速度的最大障礙。銅電鍍、化學(xué)機械研磨工藝以及大馬士革工藝技術(shù)的日益成熟,解決了降低導(dǎo)線電阻方面的問題,然而,在降低寄生電容方面,由于工藝上和導(dǎo)線電阻的限制,使得我們無法考慮通過幾何上的改變來降低寄生電容值。因此,與大馬士革工藝兼容的新型低k材料的研究與應(yīng)用成為半導(dǎo)體工業(yè)面臨的一個巨大的挑戰(zhàn)。除了低k介電常數(shù)以外,低k材料還必須滿足很多嚴(yán)格的要求才能成功運用在集成電路中,這些要求包括良好地?zé)岱€(wěn)定性、機械強度大、熱導(dǎo)率高、水汽吸收小、易于圖形化以及與CMP工藝兼容等。近年來人們進行了廣泛的研究來開發(fā)滿足上述要求的低k材料,已取得了突破性進展。
然而,在目前傳統(tǒng)集成電路互連工藝中(如圖1a~1d),一般通過電鍍工藝在低k介電材料層10中鑲嵌導(dǎo)電金屬11,然后利用化學(xué)機械研磨工藝(CMP)工藝將所述低k介電材料層10及導(dǎo)電金屬11做平坦化處理,經(jīng)過單一的濕法清洗后,依次在所述低k介電材料層10及導(dǎo)電金屬11表面制備金屬粘附層12和超低k介電材料層13;在一定溫度下對所述超低k介電材料層13進行紫外線固化處理形成多孔超低k介電材料層13′;最后依次在所述多孔超低k介電材料層13′表面依次形成第三介電層14和硬掩膜層15,該第三介電層14為致密低k介電材料保護層,以保護下方的多孔超低k介電材料層13′不受損害;然而所形成的半導(dǎo)體結(jié)構(gòu)表面經(jīng)過掃描電鏡掃描后發(fā)現(xiàn)其表面具有凸點16效應(yīng)(如圖2所示),這是因為在對所述低k介電材料層10及導(dǎo)電金屬11做平坦化處理后的表面存在殘留的有機物及金屬顆粒,導(dǎo)致最終形成的半導(dǎo)體結(jié)構(gòu)表面不平整,而這些不平整可能引起后面制程中容易造成缺陷和短路,從而引起器件的良率的下降。
鑒于此,如何提出一種工藝簡單而又能在半導(dǎo)體結(jié)構(gòu)制備過程中消除凸點效應(yīng)的方法成為目前亟待解決的問題。
發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點,本發(fā)明的目的在于提供一種在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的方法,用于解決現(xiàn)有技術(shù)中由于半導(dǎo)體結(jié)構(gòu)表面殘留物清除不徹底引起的凸點效應(yīng)問題。
為實現(xiàn)上述目的及其他相關(guān)目的,本發(fā)明提供一種在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的方法。所述方法至少包括:
1)提供一經(jīng)過化學(xué)機械研磨平坦化處理過的基片,該基片具有鑲嵌導(dǎo)電金屬互連結(jié)構(gòu)的第一介電層;
2)分別利用雙氧水和等離子體工藝清洗所述基片表面,以去除平坦化處理工藝后的殘留顆粒;
3)在所述清洗過的基片表面依次形成金屬粘附層、第二介電層、第三介電層以及硬掩膜層。
可選地,所述第一介電層和硬掩膜層的材質(zhì)為四乙氧基硅烷基體氧化物;所述金屬粘附層的材質(zhì)為含碳的氮化硅;所述第二介電層的材質(zhì)為超低k介電材料;所述第三介電層的材質(zhì)為致密低k介電材料。
可選地,所述步驟3)之后還包括對所述超低k介電層進行UV固化處理,以形成多孔的超低k介電層。
可選地,所述導(dǎo)電金屬的材質(zhì)為金屬鎢或銅;所述導(dǎo)電金屬互連結(jié)構(gòu)為通孔或溝槽。
可選地,所述雙氧水的濃度為0.1%~30wt%。
可選地,所述He等離子體的流量為300~4000sccm,等離體反應(yīng)腔的功率為100~1000w,腔內(nèi)壓強為1~7torr。
如上所述,本發(fā)明的一種在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的方法,具有以下有益效果:
本發(fā)明通過分別利用雙氧水和He等離子體清洗經(jīng)過化學(xué)機械研磨平坦化處理過的基片表面,以除去殘留的有機物和金屬微粒,從而消除了后續(xù)工藝制作的半導(dǎo)體結(jié)構(gòu)表面出現(xiàn)的凸點效應(yīng),提高了半導(dǎo)體器件的良率。
附圖說明
圖1a~1d顯示為現(xiàn)有技術(shù)中的半導(dǎo)體結(jié)構(gòu)制作工藝流程圖。
圖2顯示為利用現(xiàn)在有技術(shù)中制作方法制備的半導(dǎo)體結(jié)構(gòu)表面的掃描電鏡圖。
圖3a~3g顯示為本發(fā)明中的在半導(dǎo)體結(jié)構(gòu)中消除凸點效應(yīng)的工藝流程圖。
圖4顯示為利用本發(fā)明中的工藝方法制備的半導(dǎo)體結(jié)構(gòu)表面的掃描電鏡圖。
元件標(biāo)號說明
1基片
10 第一介電層
11 導(dǎo)電金屬
12 金屬粘附層
13 超低k介電材料層
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310136250.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





