[發(fā)明專利]用于在延遲線中生成多個延遲的方法和延遲電路

有效

• 申請?zhí)枺?/td>: 201310135973.1
• 申請日: 2013-04-18
• 公開（公告）號: CN103378827B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設(shè)計）人: K·C·巴克塔瓦特孫;N·S·B·阿爾馬拉普爾
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K5/14
• 分類號: H03K5/14
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司11245
• 代理人: 趙蓉民

技術(shù)領(lǐng)域

本公開一般涉及延遲電路及其方法。

背景技術(shù)

根據(jù)示例性方案，延遲線組能夠提供獨立于電壓、溫度和/或進(jìn)程變化的固定延遲（例如，可編程延遲）。延遲線組采用基準(zhǔn)（例如，基準(zhǔn)時鐘）來校準(zhǔn)和確保固定延遲。一些示例性延遲線組包括彼此串聯(lián)連接或耦合的一個或更多延遲線。多個延遲線中的每個延遲線具有輸入端和輸出端，使得在輸入節(jié)點處施加的輸入信號在這些延遲線的每個延遲輸出端產(chǎn)生延遲信號。延遲線中的每一個包括一個或更多延遲路徑。多個延遲路徑之中的每個延遲路徑可以包括零個或更多延遲元件。延遲元件的示例可以包括例如緩沖器、觸發(fā)器、邏輯門以及類似元件。多個延遲路徑之中的每個延遲路徑可配置為基于零個或更多延遲步驟產(chǎn)生預(yù)定的延遲。多個延遲路徑之中的每個延遲路徑提供對應(yīng)于零個或最少數(shù)量的延遲步驟的固有延遲。固有延遲可以是例如獨立于延遲步驟數(shù)量的由每個延遲路徑貢獻(xiàn)的最小延遲。

此外，在例如去歪曲、時鐘定中心以及時鐘平衡的應(yīng)用中，示例性方案提供固定延遲被配置為或被實施以確保最大化的余量。某些示例性延遲線可以被配置為通過分別在四個或五個延遲元件中建模時鐘周期來提供四分之一或五分之一參考時鐘周期的固定延遲。然而，在例如在電路中去歪曲的應(yīng)用中，可以實施不同于四分之一或五分之一參考時鐘周期的固定延遲。在某些示例性方案中，通過使用計算機(jī)實施技術(shù)來配置每個延遲線以便產(chǎn)生不同于四分之一或五分之一參考時鐘周期的多個延遲，可以緩和上述問題。然而，這樣的計算機(jī)實施技術(shù)可能涉及大量的計算密集型數(shù)據(jù)處理、軟件和硬件支持。而且，為了上述目的，這樣的計算機(jī)實施技術(shù)也可能涉及使用專用處理器。

發(fā)明內(nèi)容

本文公開了在延遲線中生成多個延遲的若干示例性方法和延遲電路。在一個實施例中，一種方法包括通過與延遲線組耦合的控制電路確定對應(yīng)于該延遲線組的多個延遲線之中的延遲線的固有延遲的第一延遲步驟數(shù)量。固有延遲是由該延遲線貢獻(xiàn)的最小延遲。在一個實施例中，通過校準(zhǔn)針對第一延遲的延遲線來確定或選擇延遲步驟數(shù)量以便提供第一延遲。此外，通過校準(zhǔn)針對第二延遲的延遲線來確定或選擇延遲步驟數(shù)量以便提供等同于所述第一延遲和每個延遲線的固有延遲之差的第二延遲。

基于對應(yīng)于第一延遲的延遲步驟數(shù)量、對應(yīng)于第二延遲的延遲步驟數(shù)量以及第一延遲和第二延遲的比率，計算對應(yīng)于固有延遲的第一延遲步驟數(shù)量。在一個實施例中，在進(jìn)程節(jié)點處，第一延遲步驟數(shù)量被跟蹤到該延遲線的固有延遲。該固有延遲被映射到第一延遲步驟數(shù)量。該固有延遲被硬編碼為跟蹤的第一延遲步驟數(shù)量。在一個實施例中，基于第一延遲步驟數(shù)量通過控制電路確定提供經(jīng)過該延遲線的延遲的第二延遲步驟數(shù)量。該延遲可以是時鐘信號的分?jǐn)?shù)或倍數(shù)。該延遲線被配置為通過與延遲線組耦合的配置電路來生成經(jīng)過該延遲線的對應(yīng)于第二延遲步驟數(shù)量的延遲。此外，通過該延遲線生成的延遲被縮放，并且縮放延遲被提供給多個伺服延遲線。不同的縮放因數(shù)被用于向多個伺服延遲線提供不同的延遲，從而允許使用單個延遲線（或使用單個延遲線的一個或一組部件）作為多個伺服延遲線的主延遲線。

此外，在一個實施例中，一種延遲電路包括延遲線組、恒定延遲塊、控制電路以及配置電路。該延遲線組包括多個延遲線，其中所述多個延遲線中的每個延遲線被配置為接收時鐘信號并提供多個延遲，并且其中該延遲線組包括輸入端子和輸出端子。恒定延遲塊與該延遲線組的輸入端子通信地關(guān)聯(lián)或耦合，并且被配置為將時鐘信號延遲多個延遲線的固有延遲。恒定延遲塊是多個延遲線的固有延遲的復(fù)制。控制電路與該延遲線組通信地關(guān)聯(lián)或耦合，以便被定位或被配置為確定對應(yīng)于多個延遲線中每個延遲線的固有延遲的第一延遲步驟數(shù)量。控制電路還被配置為基于第一延遲步驟數(shù)量確定第二延遲步驟數(shù)量，以便通過多個延遲線中的每個延遲線提供多個延遲。配置電路與恒定延遲塊和延遲線組通信地關(guān)聯(lián)或耦合，以便被定位或被配置為基于步驟數(shù)量來配置多個延遲線中的每個延遲線以生成多個延遲。

此外，在一個實施例中，一個延遲電路包括延遲線組、控制電路以及配置電路。該延遲線組包括多個延遲線，其中所述多個延遲線中的每個延遲線被配置為提供多個延遲。該延遲線組包括被配置為接收時鐘信號的輸入端子以及被配置為提供延遲信號的輸出端子。控制電路與延遲線組通信地關(guān)聯(lián)或耦合，以便被定位或被配置為確定對應(yīng)于該延遲線組的固有延遲的第一延遲步驟數(shù)量，并且基于第一延遲步驟數(shù)量確定第二延遲步驟數(shù)量，以便提供經(jīng)過多個延遲線中的每個延遲線的多個延遲。配置電路與該延遲線組通信地關(guān)聯(lián)或耦合，以便被定位或被配置為基于步驟數(shù)量來配置多個延遲線中的每個延遲線以生成多個延遲。