[發明專利]一種低壓跟隨的開環電壓調整電路

有效

• 申請號: 201310129076.X
• 申請日: 2013-04-15
• 公開（公告）號: CN103235632A
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 李兆桂
• 申請（專利權）人: 無錫普雅半導體有限公司
• 主分類號: G05F3/24
• 分類號: G05F3/24
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 顧吉云

1.一種低壓跟隨的開環電壓調整電路，其特征在于，其包括參考電路和輸出電路，所述參考電路包括柵端相連的第一PMOS管和第二PMOS管，所述第一PMOS管的源端連接電源VDD，所述第一PMOS管的柵端和漏端相連產生pbias信號，所述第一PMOS管的漏端連接參考電流源后接地，所述第二PMOS管的源端連接所述電源VDD，所述第二PMOS管的依次串聯連接第三PMOS管、第四NMOS管后接地，所述第三PMOS管的柵端連接參考電壓，所述第四NMOS管的柵端、漏端相連產生nbias1信號，所述輸出電路包括依次串聯的第五PMOS管、第六PMOS管、第七NMOS管，所述第五PMOS管的源端連接所述電源VDD、柵端連接所述pbias信號，所述第六PMOS管的柵端連接所述參考電壓，所述第七NMOS管的柵端和漏端相連、源端接地，所述第五PMOS管的漏端、第六PMOS管的源端分別連接第八NMOS管的柵端，所述第八NMOS管的漏端連接所述電源VDD、源端與第九PMOS管的漏端相連后連接電壓輸出端，所述第九PMOS管的源端連接所述電源VDD、柵端分別連接第十PMOS管的漏端、第十一NMOS管的漏端，所述第十PMOS管的源端連接所述電源VDD、柵端連接所述pbias信號，所述第十一NMOS管的源端接地、柵端分別連接第十二PMOS管的漏端、第十三NMOS管的漏端，所述第十二PMOS管的源端連接所述電源VDD、柵端連接所述pbias信號，所述第十三NMOS管的柵端連接所述nbias1信號、源端接地。

2.根據權利要求1所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第一PMOS管與所述第二、第五、第十、第十二PMOS管為倍乘關系。

3.根據權利要求2所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第十PMOS管大于第二PMOS管，所述第二PMOS管、第五PMOS管與所述第十二PMOS管相同。

4.根據權利要求1所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第三PMOS管與所述第六PMOS管為倍乘關系。

5.根據權利要求4所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第三PMOS管與所述第六PMOS管相同。

6.根據權利要求1所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第四NMOS管與所述第七NMOS管、第十三NMOS管為倍乘關系。

7.根據權利要求6所述的一種低壓跟隨的開環電壓調整電路，其特征在于，所述第十三NMOS管大于所述第四NMOS管，所述第四NMOS管與所述第七NMOS管相同。