[發(fā)明專利]半導(dǎo)體器件制造方法

有效

• 申請?zhí)枺?/td>: 201310125650.4
• 申請日: 2013-04-11
• 公開（公告）號: CN104103506B
• 公開（公告）日: 2018-02-13
• 發(fā)明（設(shè)計）人: 唐兆云;閆江;李俊峰;唐波
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京藍智輝煌知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11345
• 代理人: 陳紅

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，更具體地，涉及一種鰭片場效應(yīng)晶體管（FinFET）的制造方法。

背景技術(shù)

在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate）是主要的器件結(jié)構(gòu)，這種結(jié)構(gòu)增強了柵極控制能力、抑制了漏電與短溝道效應(yīng)。

例如，雙柵SOI結(jié)構(gòu)的MOSFET與傳統(tǒng)的單柵體Si或者SOIMOSFET相比，能夠抑制短溝道效應(yīng)（SCE）以及漏致感應(yīng)勢壘降低（DIBL）效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動電流，降低了對于有效柵氧厚度（EOT）的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個側(cè)面，柵極控制能力更強。進一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。這些器件由于尺寸小、結(jié)構(gòu)復(fù)雜，相鄰的溝道之間容易互相干擾，因此溝道的隔離技術(shù)變得越來越重要。

現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法包括：1）SOI襯底的FinFET，利用光刻膠等掩模刻蝕SOI襯底，自動停止在埋氧層上，剩余的頂部硅層形成鰭片，而由于埋氧層能良好地絕緣隔離相鄰的鰭片，因此無需額外的工藝步驟或者結(jié)構(gòu)來隔離溝道；2）結(jié)隔離的體襯底FinFET，利用掩模刻蝕體硅襯底形成溝槽與鰭片，在鰭片之間的溝槽內(nèi)沉積填充氧化物來側(cè)向絕緣隔離相鄰的鰭片，隨后傾斜離子注入高劑量摻雜劑，在鰭片底部形成與上部不同導(dǎo)電類型的注入摻雜區(qū)，利用PN結(jié)來隔離鰭片與襯底；3）基于材料來隔離的體襯底FinFET，利用掩模刻蝕體襯底形成溝槽與鰭片，在鰭片之間的溝槽內(nèi)沉積氧化物以側(cè)向隔離，在鰭片側(cè)面形成氮化物等側(cè)墻以提供保護，執(zhí)行熱氧化，使得未被側(cè)墻保護的鰭片底部部分或者全部被氧化以致于彼此相連形成橫向的氧化層，利用得到的氧化層來隔離鰭片與襯底。

在上述這些結(jié)構(gòu)以及方法中，SOI襯底的FinFET雖然結(jié)構(gòu)和工藝簡單，但是襯底材料成本高，不如體Si襯底易于用于大規(guī)模生產(chǎn)；體硅襯底上利用PN結(jié)隔離的FinFET利用注入結(jié)隔離，隔離效果受到注入劑量、深度的制約而效果較差，并且注入工藝難以控制，容易向溝道區(qū)引入額外的摻雜而影響器件導(dǎo)電性能；體硅襯底上利用橫向選擇氧化隔離的FinFET則工藝復(fù)雜成本高昂，熱氧化溫度高，溝道區(qū)容易引入額外應(yīng)力和應(yīng)變從而影響導(dǎo)電。此外，這些技術(shù)通常都是在形成硅鰭片的過程中制作，當(dāng)FinFET采用后柵工藝制造時，假柵形成之前形成硅鰭片過程中制作的隔離結(jié)構(gòu)，經(jīng)歷后續(xù)工藝時絕緣性能可能受損。另外，當(dāng)前的這些硅鰭片溝道隔離結(jié)構(gòu)通常都是在沿垂直溝道方向（以下稱為X-X’方向或者第二方向，也即柵極線條延伸的方向）上形成的，對于沿溝道方向（以下稱為Y-Y’方向或者第一方向，也即鰭片線條延伸的方向）上鰭片之間以及與襯底的隔離則不夠完善。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種創(chuàng)新性的半導(dǎo)體器件制造方法，克服上述問題。

實現(xiàn)本發(fā)明的上述目的，是通過提供一種半導(dǎo)體器件制造方法，包括：在襯底上形成鰭片結(jié)構(gòu)，具有較寬的第二部分以及較窄的第一部分，其中第一部分側(cè)面具有側(cè)墻；在襯底以及鰭片結(jié)構(gòu)上形成層間介質(zhì)層；去除側(cè)墻，在層間介質(zhì)層中留下柵極溝槽；在柵極溝槽中填充柵極堆疊。

其中，形成鰭片結(jié)構(gòu)的步驟具體包括：在襯底上形成鰭片結(jié)構(gòu)的第一部分；在鰭片結(jié)構(gòu)的第一部分側(cè)面形成側(cè)墻；以側(cè)墻為掩模刻蝕襯底，使得側(cè)墻以及第一部分下方的襯底構(gòu)成鰭片結(jié)構(gòu)的第二部分。

其中，采用各向異性工藝刻蝕襯底。

其中，形成鰭片結(jié)構(gòu)之前進一步包括在襯底上形成硬掩模層。

其中，硬掩模層包括氧化硅和氮化硅的組合疊層。

其中，去除側(cè)墻同時也去除硬掩模層的一部分。

其中，采用濕法腐蝕去除側(cè)墻。

其中，側(cè)墻材料包括氮化硅、氮氧化硅、非晶碳、DLC及其組合。

其中，層間介質(zhì)層材料包括氧化硅、氮氧化硅、低k材料及其組合。

本發(fā)明還提供了一種半導(dǎo)體器件，包括襯底、襯底上的鰭片結(jié)構(gòu)、鰭片結(jié)構(gòu)頂部以及上部的柵極堆疊，其中，鰭片結(jié)構(gòu)具有較寬的第二部分以及較窄的第一部分，柵極堆疊位于第二部分上以及第一部分側(cè)壁。

依照本發(fā)明的半導(dǎo)體器件制造方法，在上窄下寬的鰭片結(jié)構(gòu)頂部以及側(cè)面形成包圍的柵極堆疊，準(zhǔn)確地控制了鰭片的高度，有效增大了器件柵極與溝道區(qū)、源漏區(qū)的接觸面積，增強了器件的控制性能。

附圖說明

以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中：