[發(fā)明專利]邏輯晶體管以及非易失性存儲器單元集成

無效

• 申請?zhí)枺?/td>: 201310121434.2
• 申請日: 2013-04-09
• 公開（公告）號: CN103367260A
• 公開（公告）日: 2013-10-23
• 發(fā)明（設計）人: 馬克·D·霍爾;梅于爾·D·施羅夫
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 劉光明;穆德駿

1.一種在襯底的邏輯區(qū)域內制作邏輯晶體管以及在所述襯底的NVM區(qū)域內制作非易失性存儲器（NVM）單元的方法，包括：

在所述NVM區(qū)域和所述邏輯區(qū)域內的所述襯底之上形成電荷存儲層；

在所述NVM區(qū)域和所述邏輯區(qū)域內的所述電荷存儲層之上形成第一導電層;

圖案化所述第一導電層和所述電荷存儲層，以在所述NVM區(qū)域內形成控制柵極并且從所述邏輯區(qū)域移除所述第一導電層和所述電荷存儲層；

在所述NVM區(qū)域內的所述襯底和所述控制柵極之上以及在所述邏輯區(qū)域內的所述襯底之上形成第一介電層；

在所述NVM區(qū)域和所述邏輯區(qū)域內的所述第一介電層之上形成阻擋層;

在所述NVM區(qū)域和所述邏輯區(qū)域內的所述阻擋層之上形成犧牲層;

平面化所述犧牲層，其中所述第一介電層包括沿所述控制柵極的側壁位于所述控制柵極和所述阻擋層之間的側壁部分，并且所述阻擋層包括與所述控制柵極的所述側壁相鄰地位于所述第一介電層的所述側壁部分和所述犧牲層之間的側壁部分；

在所述NVM區(qū)域內的所述犧牲層和所述控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內定義了與所述控制柵極橫向相鄰的選擇柵極位置；

在所述邏輯區(qū)域內的所述犧牲層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內定義了邏輯柵極位置；

使用所述第一掩模層以移除在所述NVM區(qū)域內的所述犧牲層的暴露部分，其中所述犧牲層的第一部分保留在所述選擇柵極位置處；

使用所述第二掩模層以移除在所述邏輯區(qū)域內的所述犧牲層的暴露部分，其中所述犧牲層的第二部分保留在所述邏輯柵極位置處；

在所述NVM區(qū)域和所述邏輯區(qū)域內形成第二介電層，其中所述第二介電層形成于所述犧牲層的所述第一部分、所述控制柵極、以及所述犧牲層的所述第二部分之上；

平面化所述第二介電層以暴露所述犧牲層的所述第一部分、所述控制柵極、以及所述犧牲層的所述第二部分；以及

移除所述犧牲層的所述第一部分以在所述選擇柵極位置處引起第一開口，并且移除所述犧牲層的所述第二部分以在所述邏輯柵極位置處引起第二開口，其中所述第一開口和所述第二開口中的每個暴露了所述阻擋層。

2.根據(jù)權利要求1所述的方法，其中平面化所述犧牲層的步驟暴露了位于所述控制柵極上的所述第一介電層，并且其中形成所述第一掩模層的步驟被執(zhí)行以便：

所述第一掩模層直接在所述控制柵極之上，以及

所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述犧牲層上以在所述NVM區(qū)域內定義與所述控制柵極橫向相鄰的所述選擇柵極位置。

3.根據(jù)權利要求2所述的方法，其中形成所述第一掩模層的步驟被執(zhí)行以便與所述第一掩模層的所述第一邊緣相對的所述第一掩模層的第二邊緣直接形成于所述第二介電層的所述側壁部分或所述阻擋層的所述側壁部分上。

4.根據(jù)權利要求1所述的方法，其中平面化所述犧牲層的步驟被執(zhí)行以便所述阻擋層的至少一部分保留在所述控制柵極的頂表面之上。

5.根據(jù)權利要求1所述的方法，其中所述第一掩模層和所述第二掩模層是同一個圖案化的掩模層的部分，并且其中同時執(zhí)行使用所述第一掩模層以移除在所述NVM區(qū)域內的所述犧牲層的暴露部分以及使用所述第二掩模層以移除在所述邏輯區(qū)域內的所述犧牲層的暴露部分的步驟。

6.根據(jù)權利要求1所述的方法，其中所述阻擋層包括金屬，并且所述第一介電層包括高-k介電質。

7.根據(jù)權利要求1所述的方法，其中使用所述第一掩模層以移除在所述NVM區(qū)域內的所述犧牲層的暴露部分的步驟引起使所述阻擋層的所述側壁部分變薄。

8.根據(jù)權利要求1所述的方法，進一步包括在所述選擇柵極位置處的所述第一開口內形成選擇柵極，其中在形成所述選擇柵極之后，所述第一介電層的一部分和所述阻擋層的一部分位于所述選擇柵極和所述控制柵極之間。