[發明專利]淺溝槽隔離工藝

有效

• 申請號: 201310119905.6
• 申請日: 2013-04-08
• 公開（公告）號: CN103227143A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 白英英;張守龍;張冬芳;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及半導體制造領域，尤其涉及一種淺溝槽隔離工藝。

背景技術

隨著半導體技術的發展，集成電路的關鍵尺寸越來越小，使得淺溝道隔離（STI）工藝的尺寸也越來越小，這就對相關的工藝步驟的要求越來越嚴格，尤其是在化學氣相沉積（CVD）工藝中對溝槽的填孔能力要求越來越苛刻，于是工程人員不得不采用更好的新材料或新方法以用于提高CVD工藝中的填孔能力，以滿足工藝的需求；如：在半導體技術進入65nm及其以下技術節點后，工程人員在CVD工藝中開始引入填孔能力更好的高縱深比制程技術（High?Aspect?Ratio?Process，簡稱HARP）薄膜來提高CVD工藝的填孔能力。

圖1-4是傳統的淺溝槽隔離工藝結構流程示意圖；如圖1-4所示，首先在硅襯底11的上制備氧化物層12后，制備氮化硅層13覆蓋氧化物12的上表面，繼續沉積有機抗反射涂層14覆蓋氮化硅層13的上表面，旋涂光刻膠覆蓋有機抗反射涂層14的上表面，曝光、顯影后去除多余的光刻膠，形成如圖1所示的具有器件圖案的光阻15，并該光阻15為掩膜依次回蝕有機抗反射涂層14、氮化硅層13和氧化物層12至硅襯底11中，去除光阻15及剩余的有機抗反射涂層以形成淺溝槽隔離凹槽（STI?Trench）16，即如圖2所示的結構。

之后，沉積阻擋層17覆蓋剩余的氮化硅層13的上表面和淺溝槽隔離凹槽16的底部及其側壁，采用化學氣相沉積工藝填充隔離材料18充滿淺溝槽隔離凹槽16且覆蓋阻擋層17的表面，形成如圖3所示的結構；繼續對隔離材料18進行平坦化工藝，于淺溝槽隔離凹槽16中形成隔離層181，形成如圖4所示的結構；由于工藝技術及材料的限制，當技術節點的縮小到一定數值后，尤其是進入22nm及其以下技術節點后，不僅能夠選用的填充材料越來越小，價格昂貴，且采用傳統的淺溝槽隔離工藝還會造成填充工藝步驟產生大量的缺陷如進行過平坦化工藝后淺溝槽隔離槽中的隔離層表面不平整等，會大大降低器件的性能，進而降低產品的良率。

中國專利（申請公布號：CN102282666A）公開了一種用于制造半導體裸片的方法，主要通過對提供的半導體襯底進行處理，形成淺溝槽隔離的點；并在晶片上沉積具有預定義的厚度的至少一個底層，在所述底層的頂部上沉積掩蔽層；使所述掩蔽層成形為具有預定義的深度的區域；施加光學光刻過程以暴露其中將形成溝槽的所有區域；及蝕刻所述晶片以形成若干硅溝槽，其中溝槽的深度取決于所述掩蔽層區域的位置。該技術文獻并沒有公開提高較小技術節點下的CVD工藝的填孔能力的相關技術特征。

中國專利（公開號：CN1230020A）公開了一種淺溝槽隔離方法，在半導體襯底的場區中形成初始淺溝槽，其深度小于最終淺溝槽。在半導體襯底上淀積絕緣膜，以使初始淺溝槽可以完全被填充。然后，暴露半導體襯底的有源區，在初始淺溝槽中留下厚度對應于最終淺溝槽深度的絕緣膜。然后，在暴露的有源區生長外延層。高寬比大的淺溝槽可以被絕緣膜完全填充，從而保證淺溝槽隔離工藝的可靠性。該技術文獻也沒有公開提高較小技術節點下的CVD工藝的填孔能力的相關技術特征。

發明內容

針對上述存在的問題，本發明公開了一種淺溝槽隔離工藝，其中，包括：

于一半導體襯底上生長第一保護層，采用第一光刻、第一刻蝕工藝，于所述半導體襯底中形成第一溝槽；

沉積阻擋層覆蓋剩余的第一保護層的表面和所述第一溝槽的底部及其側壁；

填充隔離材料充滿所述第一溝槽并覆蓋所述阻擋層的表面；

對所述隔離材料進行平坦化工藝至剩余的半導體襯底的表面，形成位于所述第一溝槽中的第一隔離材料層；

制備第二保護層覆蓋所述剩余的半導體襯底的表面和所述第一隔離材料層的表面，沉積氮化硅層覆蓋所述第二保護層的上；

采用第二光刻、第二刻蝕工藝刻蝕所述氮化硅層至所述第一隔離材料層的表面，形成第二溝槽；

填充隔離材料充滿所述第二溝槽并覆蓋剩余的氮化硅層的表面；

對所述隔離材料進行平坦化工藝至所述剩余的氮化硅層的表面，形成位于所述第二溝槽中的第二隔離材料層；

其中，所述第二溝槽位于所述第一溝槽的正上方，且所述第二溝槽與所述第一溝槽相互對準。

上述的淺溝槽隔離工藝，其中，所述第一保護層和所述第二保護層的材質均為氧化硅。

上述的淺溝槽隔離工藝，其中，采用化學氣相沉積工藝分別填充所述隔離材料至所述第一溝槽和所述第二溝槽中。