[發明專利]電熔絲結構及其形成方法

有效

• 申請號: 201310113259.2
• 申請日: 2013-04-02
• 公開（公告）號: CN104103623A
• 公開（公告）日: 2014-10-15
• 發明（設計）人: 甘正浩;徐依協;朱志煒
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體領域，特別涉及一種電熔絲結構及其形成方法。

背景技術

隨著特征尺寸的持續降低，半導體器件越來越容易受到硅基底中雜質或缺陷的影響，單一的二極管、MOS晶體管、存儲器單元的失效往往會導致整個集成電路芯片的失效。為了解決所述問題，提高成品率，在集成電路芯片中往往會形成一些冗余電路。當制作工藝完成發現部分器件不能正常工作時，可以利用熔絲熔斷將失效電路與其他電路模塊電學隔離，并利用冗余電路替換原來的失效電路。特別是在存儲器的制造過程中，由于存儲器單元的數量很多，難免會有部分存儲器單元失效，因此往往會額外形成一些多余的存儲器單元，當制作完成后檢測發現部分存儲器單元失效時，可以利用熔絲將冗余的存儲器單元替換原來的失效存儲器單元，而不需要將對應的存儲器報廢，提高了出廠成品率。

目前，常用的熔絲通常為兩種：多晶硅熔絲和金屬熔絲。所述多晶硅熔絲、金屬線熔絲的俯視結構通常為“工”型，請參考圖1，包括陽極01、陰極02和連接所述陽極01、陰極02的熔絲本體03，位于所述陽極01表面的第一導電插塞04，位于所述陰極02表面的第二導電插塞05，所述熔絲本體03的寬度遠遠小于陽極01、陰極02的寬度，使得所述熔絲本體03容易產生電遷移而發生熔斷。多晶硅熔絲通常利用熔斷電流將熔絲熔斷，而金屬熔絲通常采用激光切割工藝將金屬熔絲切斷。由于激光切割的破壞性大，為了保證切割時芯片中其他器件不被間接破壞，被切割的金屬熔絲一定要和其他器件之間有足夠大的空間，且切割后還需對芯片進行修復，熔斷工藝較復雜，不利于芯片的小型化。而對于多晶硅熔絲，由于隨著MOS器件的尺寸不斷減小，CMOS工藝逐步從多晶硅柵極工藝向金屬柵極工藝過渡，在集成電路中形成多晶硅熔絲與金屬柵極工藝不兼容，需要額外的工藝步驟和工藝成本。

發明內容

本發明解決的問題是提供一種電熔絲結構及其形成方法，所述電熔絲結構更容易熔斷、所占面積更小、且與現有工藝兼容。

為解決上述問題，本發明技術方案還提供了一種電熔絲結構，包括：基底，位于所述基底表面的第一導電層，覆蓋所述第一導電層和基底的層間介質層，位于所述第一導電層表面且貫穿層間介質層的第一導電插塞，位于所述第一導電插塞和層間介質層表面的第二導電層，其中，所述第一導電層與第一導電插塞的底部表面部分接觸或者所述第二導電層與第一導電插塞的頂部表面部分接觸。

可選的，所述第一導電插塞與第一導電層或第二導電層部分接觸時的接觸面積占所述第一導電插塞的橫截面積的30%～70%。

可選的，與第一導電插塞部分接觸的第一導電層或第二導電層的接觸部位具有長方形開口，所述長方形開口的寬度小于第一導電插塞的直徑。

可選的，所述長方形開口的長度大于或等于第一導電插塞的直徑。

可選的，所述第一導電插塞同時與開口兩側的第一導電層或第二導電層相接觸。

可選的，與第一導電插塞部分接觸的第一導電層或第二導電層的接觸部位的形狀為叉形，所述叉形的第一導電層或第二導電層與第一導電插塞部分接觸的一端至少包括兩個叉齒，所述第一導電插塞同時與所述開口兩側的叉齒相接觸。

可選的，與第一導電插塞部分接觸的第一導電層或第二導電層的接觸部位具有開口，所述開口完全位于第一導電插塞的頂部表面。

可選的，還包括，位于所述第一導電層表面且貫穿層間介質層的第二導電插塞，位于所述第二導電插塞和層間介質層表面的第三導電層，所述第一導電層與第二導電插塞的底部表面完全接觸且所述第三導電層與第二導電插塞的頂部表面完全接觸。

可選的，所述第二導電插塞的數量大于所述第一導電插塞的數量。

可選的，所述第二導電插塞的直徑大于所述第一導電插塞的直徑。

可選的，當所述第一導電層與第一導電插塞的部分底部表面接觸，所述第二導電層與第一導電插塞的頂部表面完全接觸。

可選的，當所述第二導電層與第一導電插塞的部分頂部表面接觸，所述第一導電層與第一導電插塞的底部表面完全接觸。

可選的，所述第一導電層為摻雜有雜質離子的襯底、金屬硅化物層、金屬柵電極或金屬互連層。

可選的，所述第二導電層為金屬互連層。