[發明專利]集成電路裝置及用以使用于該集成電路裝置中的方法

有效

• 申請號: 201310103561.X
• 申請日: 2013-03-28
• 公開（公告）號: CN103579093A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 施彥豪;陳士弘;葉騰豪;胡志瑋;蔡豐年;林烙躍
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明是有關于一種高密度集成電路裝置，且特別是有關于一種集成電路裝置及用以形成層間連接件于三維疊層集成電路裝置中的方法。

背景技術

在制造高密度存儲裝置中，集成電路上的每個單位面積的數據總量可為一個關鍵要素。因此，當存儲裝置的關鍵尺寸接近光刻技術的限制時，為了讓每個位達到較大的儲存密度與較低的成本，用于疊層存儲單元的多個層的技術被提出。

舉例來說，在賴(Lai)等人于公元2006年12月11-13日的IEEE的國際電子元件會議(Int’l?Electron?Devices?Meeting)中發表的「A?Multi-LayerStackable?Thin-Film?Transistor(TFT)NAND-Type?Flash?Memory」中與在鐘(Jung)等人于公元2006年12月11-13日的IEEE的國際電子元件會議中發表的「Three?Dimensionally?Stacked?NAND?Flash?Memory?Technology?UsingStacking?Single?Crystal?Si?Layers?on?ILD?and?TANOS?Structure?for?Beyond30nm?Node」中，薄膜晶體管技術被應用于電荷捕捉存儲器。

另外，在強森(Johnson)等人于公元2003年11月的IEEE固態電路期刊第38卷第11號發表的「512-Mb?PROM?With?a?Three-Dimensional?Array?ofDiode/Anti-fuse?Memory?Cells」中，交叉點陣列技術被應用于反熔絲存儲器。亦可見克里夫斯(Cleeves)的美國專利第7,081,377號，標題為「Three-Dimensional?Memory」。

另一提供垂直NAND晶胞于電荷捕捉存儲器技術中的結構被說明于金(Kim)等人在公元2008年6月17-19日在2008VLSI科技會議的技術論文(Symposium?on?VLSI?Technology?Digest?of?Technical?Papers)第122-123頁所發表的「Novel3-D?Structure?for?Ultra-High?Density?Flash?Memory?withVRAT?and?PIPE」。

于三維疊層存儲裝置中，導電互連件用以耦接下層的存儲單元于貫穿上層的譯碼電路與類似的元件。完成互連關系的花費是隨著所需的光刻步驟的數目增加。一個減少光刻步驟的方法被說明于田中(Tanaka)等人在公元2007年6月12-14日在2007VLSI科技會議的技術論文第14-15頁所發表的「Bit?Cost?Scalable?Technology?with?Punch?and?Plug?Process?for?UltraHigh?Density?Flash?Memory」。

然而，傳統三維疊層存儲裝置的其中一個缺點為一個分離的掩模一般被用于各個接觸層。因此，如果例如有20個接觸層，則通常需要20個不同的掩模，且各接觸層需要為其建立掩模及刻蝕步驟。

發明內容

根據本發明的一些例子，僅需要N個掩模來提供通道至2N個導電層。根據部分的例子，2n-1個導電層是就各掩模順序數字n進行刻蝕。于部分例子中，刻蝕掩模具有分開的開放刻蝕區且遮蓋介電層的其他部分，開放刻蝕區僅位于選擇的接觸開口上。

一方法的一第一例子是形成多個層間連接件，這些層間連接件自裝置的一表面延伸至導電層，此方法用以使用于一集成電路裝置，包括一由多個介電/導電層形成的疊層。此方法是以下述方式執行。分隔的多個接觸開口建立于集成電路裝置的一接觸區域內，而貫穿一介電層并以一介電層材料分隔各接觸開口，接觸開口位于一導電層上，用于W個導電層的每一個。建立這些接觸開口亦包括向下建立一第一接觸開口至一第一導電層。利用一組N個刻蝕掩模，2N-1小于W(全部導電層的數目)且2N大于或等于W，刻蝕掩模具有分隔的多個開放刻蝕區與多個位于其余地方的掩模區，這些開放刻蝕區對應于選擇的接觸開口。利用N個刻蝕掩模來刻蝕由介電/導電層形成的疊層，以僅貫穿W-1個接觸開口而建立多個延伸接觸開口，這些延伸接觸開口延伸至W-1個導電層。在刻蝕步驟中，利用各刻蝕掩模來透過至少半數的接觸開口而刻蝕2n-1個導電層，n＝1、2...N。刻蝕步驟是執行，使得接觸開口是以刻蝕掩模的不同組合的開放刻蝕區來進行刻蝕。形成層間連接件于第一接觸開口內及延伸接觸開口內，以電性連接于各導申層。