[發明專利]基于FPGA的高分辨率時間間隔測量裝置

有效

• 申請號: 201310102727.6
• 申請日: 2013-03-27
• 公開（公告）號: CN103186097A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 王海;劉杰;吳英華;龔壘;段程鵬;張盛
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G04F10/00
• 分類號: G04F10/00;G04F10/04
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 王品華;朱紅星

技術領域

本發明屬于電子電路技術領域，特別涉及時間間隔測量裝置，具體地說是一種基于可編程邏輯器件FPGA的時間間隔測量裝置，可用于對時間間隔進行高分辨率的測量。

背景技術

在時間間隔測量領域，精確到分、秒的精度已經可以滿足人們的日常需求，但是在一些特殊應用領域，諸如航空航天、衛星定位、通信網絡、高能物理、電力傳輸等，對時間間隔的測量精度提出了越來越高的要求。

測量時間間隔最簡單常用的方法是直接計數法，即用頻率為f₀、周期為T₀的參考時鐘CLK對由待測時間間隔，即Start、Stop信號產生的時間閘門信號進行脈沖計數。直接計數法的特點是測量范圍大、電路設計簡單等，但是該測量方法也存在缺點，即這種方法的測量分辨率為T₀，測量分辨率取決于時鐘頻率f₀。在1GHz的參考頻率下才能達到1ns的測量分辨率，而要設計實現穩定的1GHz時鐘源和相應的高速電路是相當困難的，使得該方法難以實現很高的測量分辨率，并且誤差較大。

雙游標延遲法，利用由兩列細微差別的延時單元建立的差分延遲線可以實現高分辨率的時間間隔測量。相比于直接計數法，使用雙游標延遲法測量短時間間隔時，測量分辨率取決于兩個延時單元的延時時間差。為了盡可能提高測量分辨率，需要獲得延時時間為皮秒級的延時單元，并且為了減小非線性誤差，同時需要嚴格保持延時單元的延時時間相等。

發明內容

本發明的目的在于針對上述已有技術的不足，提出一種基于FPGA的高分辨率的短時間間隔測量裝置，以提高測量分辨率。

本發明的技術方案是：利用FPGA內部的物理布線資源作為路徑延時單元，并在兩個路徑延時單元之間增加橋接單元，然后通過手動布局布線的方式使兩條游標延遲鏈之間的延時時間存在固定時間差，由于該延時時間差的存在，待測時間間隔信號Start、Stop分別經過這兩條游標延遲鏈后，待測開始信號Start和結束信號Stop的邊沿將逐漸靠近，直至重合。整個測量裝置包括：

開始游標延遲鏈1、結束游標延遲鏈2、觸發器單元3和數據采集與傳輸模塊4；所述的開始游標延遲鏈1由n個第一路徑延時單元11與n個橋接單元12級聯組成，結束游標延遲鏈2由n個第二路徑延時單元21與n個橋接單元22級聯組成，其中1≤n≤139；開始游標延遲鏈1對輸入的待測時間間隔信號Start經過逐級延時后進入觸發器單元3，結束游標延遲鏈2對輸入的待測時間間隔信號Stop經過逐級延時后進入觸發器單元3，觸發器單元3對延時后的Start、Stop信號進行邊沿重合檢測，檢測結果通過數據采集與傳輸模塊4對外輸出時間測量值，其特征在于：

所述的第一路徑延時單元（11）和第二路徑延時單元（21），均由FPGA芯片內的物理布線資源組成，分別用于對輸入的待測時間間隔信號Start、Stop信號進行延時；

所述的橋接單元（12）和橋接單元（22），均由FPGA內輸入或輸出延時器件組成，分別用于對游標延遲鏈1和游標延遲鏈2的物理布線路徑進行控制和調整。

上述基于FPGA的高分辨率時間間隔測量裝置，其特征在于利用手動布局的方法對該裝置的結構進行調整，將橋接單元（12）放置于FPGA內編號為奇數的固定區域內，使第一路徑延時單元（11）的物理布線路徑經過該固定區域后與觸發器單元（3）的時鐘端口相連接；將橋接單元（22）放置于FPGA內編號為偶數的固定區域內，使第二路徑延時單元（21）的物理布線路徑經過該固定區域后與觸發器單元（3）的數據端口相連接。

上述基于FPGA的高分辨率時間間隔測量裝置，其特征在于第一路徑延時單元（11）和第二路徑延時單元（21），通過手動布線的方法對路徑延時單元的延遲路徑進行調整，從中選取可以提供最高測量分辨率和最優延遲線性度的延遲路徑，經過手動布線調整后第一路徑延時單元（11）、第二路徑延時單元（21）的延時時間分別為619皮秒、610皮秒。

本發明的優點在于：

1分辨率高

由于測量分辨率取決于兩個游標鏈中路徑延時單元的延時時間差，本發明利用FPGA器件內部的物理布線資源構建的路徑延時單元，并使用橋接單元調節路徑延時單元的延時時間，減小兩條游標延遲鏈之間的延時時間差，進而提高了測量分辨率。本發明的測量分辨率達到9皮秒（ps），滿足了大多數實驗和應用的需要。

2全數字化

本發明直接在FPGA芯片內部搭建測量電路，只需要一個FPGA芯片即可完成時間間隔測量工作，測量過程可以實現全數字化。