[發明專利]半導體器件

在審

• 申請號: 201310099941.0
• 申請日: 2013-03-26
• 公開（公告）號: CN103681855A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 金旲勛
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

1.一種半導體器件，包括：

柵極，所述柵極形成在襯底之上；

源極區，所述源極區形成在所述柵極的一側處；

漏極區，所述漏極區形成在所述柵極的另一側處；以及

多個器件隔離膜，所述多個器件隔離膜被形成在所述柵極之下在所述源極區與所述漏極區之間。

2.如權利要求1所述的半導體器件，其中，所述多個器件隔離膜具有相同線寬，或者所述多個器件隔離膜的線寬隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

3.如權利要求1所述的半導體器件，其中，所述多個器件隔離膜具有相同深度，或者所述多個器件隔離膜的深度隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

4.如權利要求1所述的半導體器件，其中，在所述多個器件隔離膜之中，位于最靠近所述漏極區的器件隔離膜與所述漏極區接觸。

5.如權利要求4所述的半導體器件，其中，在所述多個器件隔離膜之中，位于最靠近所述漏極區的所述器件隔離膜具有最大的線寬和深度。

6.如權利要求1所述的半導體器件，其中，所述多個器件隔離膜包括通過淺溝槽隔離STI工藝形成的結構。

7.一種半導體器件，包括：

第二導電類型深阱，所述第二導電類型深阱被形成在襯底之上；

第一導電類型阱，所述第一導電類型阱被形成在所述第二導電類型深阱中；

柵極，所述柵極被形成在所述襯底之上，以便與所述第一導電類型阱部分地重疊；

第二導電類型源極區，所述第二導電類型源極區被形成在所述柵極的一側處的所述第一導電類型阱中；

第二導電類型漏極區，所述第二導電類型漏極區位于所述柵極的另一側處的所述第二導電類型深阱中；以及

多個器件隔離膜，所述多個器件隔離膜被形成在所述柵極之下的所述第二導電類型深阱中。

8.如權利要求7所述的半導體器件，其中，所述多個器件隔離膜具有相同線寬，或者所述多個器件隔離膜的線寬隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

9.如權利要求7所述的半導體器件，其中，所述多個器件隔離膜具有相同深度，或者所述多個器件隔離膜的深度隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

10.如權利要求7所述的半導體器件，其中，在所述多個器件隔離膜之中，位于最靠近所述漏極區的器件隔離膜與所述漏極區接觸。

11.如權利要求10所述的半導體器件，其中，在所述多個器件隔離膜之中，位于最靠近所述漏極區的所述器件隔離膜具有最大的線寬和深度。

12.如權利要求7所述的半導體器件，其中，所述多個器件隔離膜包括通過淺溝槽隔離STI工藝形成的結構。

13.一種半導體器件包括：

第一導電類型襯底；

第一導電類型第一阱和第二導電類型第二阱，所述第一導電類型第一阱和第二導電類型第二阱形成在所述第一導電類型襯底之上；

柵極，所述柵極被形成在所述第一導電類型襯底之上以便與所述第一導電類型第一阱和所述第二導電類型第二阱重疊；

第二導電類型源極區，所述第二導電類型源極區被形成在所述柵極的一側處的所述第一導電類型第一阱中；

第二導電類型漏極區，所述第二導電類型漏極區被形成在所述柵極的另一側處的所述第二導電類型第二阱中；以及

多個器件隔離膜，所述多個器件隔離膜被形成在所述柵極之下的所述第二導電類型第二阱中。

14.如權利要求13所述的半導體器件，其中，在所述柵極之下彼此面對的所述第一導電類型第一阱和所述第二導電類型第二阱彼此以預定的距離間隔開或彼此接觸。

15.如權利要求13所述的半導體器件，其中，所述多個器件隔離膜具有相同線寬，或者所述多個器件隔離膜的線寬隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

16.如權利要求13所述的半導體器件，其中，所述多個器件隔離膜具有相同深度，或者所述多個器件隔離膜的深度隨著從所述漏極區朝向所述源極區的方向而逐漸減小。

17.如權利要求13所述的半導體器件，其中，在所述多個器件隔離膜之中，位于最靠近所述漏極區的器件隔離膜與所述漏極區接觸。