[發(fā)明專利]半導(dǎo)體器件及其形成方法

有效

• 申請?zhí)枺?/td>: 201310095417.6
• 申請日: 2013-03-22
• 公開（公告）號: CN103219288A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計）人: 胡勇;于濤
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)

多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器和多晶硅-多晶硅-襯底(PPS，Poly-Poly-Substrate）電容器在邏輯電路或閃存存儲器電路中，被廣泛應(yīng)用于防止噪音和模擬器件的頻率解調(diào)。

請參考圖1，是現(xiàn)有的PIP電容的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底10，所述半導(dǎo)體襯底10內(nèi)形成有淺溝槽隔離結(jié)構(gòu)11，且所述淺溝槽隔離結(jié)構(gòu)11表面與半導(dǎo)體襯底10表面齊平；位于所述淺溝槽隔離結(jié)構(gòu)11表面的第一多晶硅層13，且所述第一多晶硅層13摻雜有N型離子；位于所述第一多晶硅層13表面的第一介質(zhì)層14；位于所述第一介質(zhì)層14表面的第二多晶硅層15；需要說明的是，所述第一多晶硅層13和第二多晶硅層15分別與導(dǎo)電插塞（未示出）相連接。

請參考圖2，是現(xiàn)有的PPS電容的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底20，所述半導(dǎo)體襯底20內(nèi)形成有摻雜阱29，以及位于所述摻雜阱29兩側(cè)的淺溝槽隔離結(jié)構(gòu)21；位于所述摻雜阱29表面的隧穿介質(zhì)層22；位于所述隧穿介質(zhì)層22表面的第一多晶硅層23，且所述第一多晶硅層23摻雜有N型離子；位于所述第一多晶硅層23表面的第一介質(zhì)層24；位于所述第一介質(zhì)層24表面的第二多晶硅層25；需要說明的是，所述第一多晶硅層23、第二多晶硅層25以及摻雜阱29分別與導(dǎo)電插塞（未示出）相連接。

然而，在現(xiàn)有的閃存存儲器電路中形成PIP電容或PPS電容時，工藝步驟復(fù)雜，生產(chǎn)成本較高。

更多的電容器的形成方法的相關(guān)資料請參公開號為CN102117780的中國專利文件。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種半導(dǎo)體器件及其形成方法，簡化在閃存存儲器電路中形成半導(dǎo)體電容器的工藝步驟，并減少生產(chǎn)成本。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有電容區(qū)；在所述電容區(qū)的半導(dǎo)體襯底表面形成閃存單元，所述閃存單元包括：位于半導(dǎo)體襯底表面的隧穿氧化層、以及位于所述隧穿氧化層表面的字線層；在所述字線層表面形成介質(zhì)層；在所述介質(zhì)層表面形成電極層；形成分別與字線層和電極層電連接的導(dǎo)電插塞。

可選的，所述閃存單元還包括：位于字線層兩側(cè)的隧穿氧化層表面的浮柵層，位于所述浮柵層表面的第二介質(zhì)層，以及位于所述第二介質(zhì)層表面的控制柵層，所述浮柵層、第二介質(zhì)層和控制柵層與字線層之間通過第一介質(zhì)層電隔離。

可選的，所述第二介質(zhì)層為氧化硅-氮化硅-氧化硅的重疊結(jié)構(gòu)，所述浮柵層和控制柵層的材料為多晶硅，所述第一介質(zhì)層的材料為氧化硅和氮化硅一種或兩種組合。

可選的，所述半導(dǎo)體襯底還具有存儲區(qū)，在所述電容區(qū)的半導(dǎo)體襯底表面形成閃存單元的同時，在存儲區(qū)的半導(dǎo)體襯底表面形成閃存單元，而且在電容區(qū)和存儲區(qū)形成閃存單元的工藝相同，所形成的閃存單元的結(jié)構(gòu)相同。

可選的，所述半導(dǎo)體襯底還具有邏輯區(qū)，在所述電容區(qū)的字線層表面形成介質(zhì)層的同時，在邏輯區(qū)的半導(dǎo)體襯底表面形成介質(zhì)層，在所述電容區(qū)的介質(zhì)層表面形成電極層的同時，在邏輯區(qū)的介質(zhì)層表面形成電極層，所述邏輯區(qū)的介質(zhì)層作為邏輯晶體管的柵介質(zhì)層，所述邏輯區(qū)的電極層作為邏輯晶體管的柵極層。

可選的，在邏輯區(qū)的半導(dǎo)體襯底表面形成電極層之后，在所述邏輯區(qū)的介質(zhì)層和電極層兩側(cè)的半導(dǎo)體襯底表面形成側(cè)墻，在所述電極層和側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源區(qū)和漏區(qū)。

可選的，所述電容區(qū)的半導(dǎo)體襯底內(nèi)具有淺溝槽隔離結(jié)構(gòu)，在所述淺溝槽隔離結(jié)構(gòu)表面形成所述閃存單元。

可選的，所述電容區(qū)的半導(dǎo)體襯底內(nèi)具有阱區(qū)，在所述阱區(qū)表面形成閃存單元。

可選的，所述隧穿氧化層和介質(zhì)層的材料為氧化硅，所述字線層和電極層的材料為多晶硅，所述導(dǎo)電插塞的材料為銅、鎢或鋁。

相應(yīng)的，本發(fā)明還提供一種采用上述任一項方法所形成的半導(dǎo)體器件，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底具有電容區(qū)；位于所述電容區(qū)的半導(dǎo)體襯底表面的閃存單元，所述閃存單元包括：位于半導(dǎo)體襯底表面的隧穿氧化層、以及位于所述隧穿氧化層表面的字線層；位于所述字線層表面的介質(zhì)層；位于所述介質(zhì)層表面的電極層；分別與字線層和電極層電連接的導(dǎo)電插塞。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：