[發(fā)明專利]晶體管及其形成方法在審
| 申請(qǐng)?zhí)枺?/td> | 201310092798.2 | 申請(qǐng)日: | 2013-03-21 |
| 公開(kāi)(公告)號(hào): | CN104064464A | 公開(kāi)(公告)日: | 2014-09-24 |
| 發(fā)明(設(shè)計(jì))人: | 趙猛 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/78 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 晶體管 及其 形成 方法 | ||
1.一種晶體管的形成方法,其特征在于,包括:
提供半導(dǎo)體襯底,所述半導(dǎo)體襯底表面具有閾值電壓調(diào)節(jié)薄膜,所述閾值電壓調(diào)節(jié)薄膜表面具有阻擋薄膜,所述阻擋薄膜表面具有溝道薄膜,所述閾值電壓調(diào)節(jié)薄膜內(nèi)具有摻雜離子,所述溝道薄膜為本征態(tài),所述阻擋薄膜用于阻止閾值電壓調(diào)節(jié)薄膜內(nèi)的摻雜離子穿透;
在所述溝道薄膜表面形成柵極結(jié)構(gòu);
在所述柵極結(jié)構(gòu)兩側(cè)的溝道薄膜表面形成第一側(cè)墻;
以所述柵極結(jié)構(gòu)和第一側(cè)墻為掩膜,刻蝕所述溝道薄膜、阻擋薄膜、閾值電壓調(diào)節(jié)薄膜和部分半導(dǎo)體襯底,形成溝道層、阻擋層和閾值電壓調(diào)節(jié)層;
在所述閾值電壓調(diào)節(jié)層、阻擋層、溝道層和柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底表面形成摻雜層,所述摻雜層的表面不低于溝道層表面。
2.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述阻擋薄膜的材料為硅鍺、碳化硅或硅鍺碳,所述硅鍺、碳化硅或硅鍺碳材料為單晶材料,所述阻擋薄膜的形成工藝為選擇性外延沉積工藝。
3.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述溝道薄膜的材料為硅,所述溝道薄膜的形成工藝為選擇性外延沉積工藝,所述溝道薄膜的厚度為5納米~20納米。
4.如權(quán)利要求3所述晶體管的形成方法,其特征在于,還包括:在所述溝道薄膜內(nèi)摻雜離子,所摻雜的離子為鍺和碳中的一種或兩種,所摻雜的離子與硅原子的摩爾比為0.01~0.5,所摻雜的離子通過(guò)原位摻雜工藝摻雜入溝道薄膜內(nèi)。
5.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述閾值電壓調(diào)節(jié)薄膜的材料為硅,所述硅材料內(nèi)摻雜有碳、鍺、錫和III-V族離子中的一種或多種組合,所述硅材料內(nèi)的摻雜離子通過(guò)原位摻雜工藝或離子注入工藝摻雜入硅材料內(nèi)。
6.如權(quán)利要求5所述晶體管的形成方法,其特征在于,所述閾值電壓調(diào)節(jié)薄膜的形成工藝為:采用選擇性外延沉積工藝在半導(dǎo)體襯底表面形成硅層;采用離子注入工藝或原位摻雜工藝在所述硅層內(nèi)摻雜III-V族離子。
7.如權(quán)利要求5所述晶體管的形成方法,其特征在于,所述閾值電壓調(diào)節(jié)薄膜的形成工藝為:采用離子注入工藝對(duì)半導(dǎo)體襯底摻雜III-V族離子。
8.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述柵極結(jié)構(gòu)包括:多晶硅層、以及位于所述多晶硅層表面的掩膜層,所述掩膜層的材料為氧化硅、氮化硅和氮氧化硅中的一種或多種組合。
9.如權(quán)利要求8所述晶體管的形成方法,其特征在于,還包括:在溝道層和多晶硅層之間形成柵介質(zhì)層,所述柵介質(zhì)層的材料為氧化硅或高K介質(zhì)材料。
10.如權(quán)利要求9所述晶體管的形成方法,其特征在于,當(dāng)所述柵介質(zhì)層的材料為高K介質(zhì)材料時(shí),還包括:在溝道層和柵介質(zhì)層之間形成氧化硅層;在柵介質(zhì)層和多晶硅層之間形成保護(hù)層,所述保護(hù)層的材料為氮化鉭或氮化鉭。
11.如權(quán)利要求9所述晶體管的形成方法,其特征在于,當(dāng)所述柵介質(zhì)層的材料為高K介質(zhì)材料時(shí),在形成摻雜層之后,在所述摻雜層和第一側(cè)墻表面形成介質(zhì)層,所述介質(zhì)層表面與柵極結(jié)構(gòu)表面齊平;在形成介質(zhì)層之后,去除掩膜層和多晶硅層,以形成開(kāi)口;在所述開(kāi)口內(nèi)形成金屬柵。
12.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述第一側(cè)墻的厚度為2納米~8納米,材料為氧化硅、氮化硅或氮氧化硅。
13.如權(quán)利要求1所述晶體管的形成方法,其特征在于,還包括:在形成摻雜層之前,在所述溝道層、阻擋層和閾值電壓調(diào)節(jié)層兩側(cè)的半導(dǎo)體襯底表面形成第二側(cè)墻,所述第二側(cè)墻的頂部低于所述溝道層的表面。
14.如權(quán)利要求13所述晶體管的形成方法,其特征在于,所述第二側(cè)墻的材料為氧化硅、氮化硅或氮氧化硅,且所述第二側(cè)墻的材料與第一側(cè)墻的材料不同。
15.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述摻雜層的厚度為30納米~200納米。
16.如權(quán)利要求1所述晶體管的形成方法,其特征在于,所述摻雜層的材料為硅、硅鍺或碳化硅,所述摻雜層內(nèi)具有p型離子或n型離子,所述摻雜層的形成工藝為選擇性外延沉積工藝。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310092798.2/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





