[發明專利]一種芯片表面形貌仿真的方法及裝置

有效

• 申請號: 201310092423.6
• 申請日: 2013-03-21
• 公開（公告）號: CN103226627A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 徐勤志;陳嵐
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及化學機械研磨領域，具體而言，涉及一種芯片表面形貌仿真的方法及裝置。

背景技術

化學機械研磨（Chemical?Mechanical?Planarization，CMP）最初主要用于獲取高質量的玻璃表面，自上世紀八十年代初IBM首次提出集成電路“化學機械研磨”這個概念至今，CMP技術逐步取代傳統局部拋光技術而廣泛應用于集成電路制造各階段，現已成為可制造性設計及集成電路工藝研發中實現芯片表面平坦化超精細加工的唯一廣泛應用技術。

目前，32/28納米節點的主流工藝技術是高k金屬柵極（High-k?Metal?Gate,HKMG）技術，它使得半導體工藝的發展繼續以摩爾定律延續。針對現行主流工藝節點，如何建立一個能可靠表征金屬柵研磨機理，實時預測金屬表面形貌變化，減少研磨蝶形和侵蝕，達到芯片表面平坦性要求，實現CMP技術發展目標的工藝模型，是需要解決的重要問題。

在CMP接觸力學模型中，基于GW統計接觸理論而建立的粗糙研磨墊模型得到了廣泛的應用，該模型給出了接觸壓力和研磨墊形變間的相互關系。目前，盡管GW粗糙表面統計接觸模型應用廣泛，但對于單個微凸峰與芯片表面接觸的情況來說，由于該模型采用Hertz彈性接觸理論，而Hertz彈性接觸理論僅適用于理想球體的接觸情況，芯片表面形貌高低起伏，采用Hertz接觸模型將會產生較大誤差。并且實驗結果表明，基于GW理論的仿真模型在芯片的互連線寬值很小時會得到錯誤的仿真結果。因此，現有技術中GW模型并不適用于芯片線寬值較小時的表面形貌仿真。

發明內容

本發明提供一種芯片表面形貌仿真的方法及裝置，用于解決現有技術中采用GW模型進行芯片表面形貌仿真時誤差較大的問題。

本發明提供了一種芯片表面形貌仿真的方法，包括：確定與芯片的連接線寬相關的研磨墊有效特征粗糙參數；根據有效特征參數確定研磨墊粗糙峰的修正指數分布；根據指數分布及赫茲彈性接觸理論建立研磨墊與芯片的接觸壓力和研磨墊形變量間的第一關系式；根據接觸力學方程建立研磨墊與芯片的接觸壓力與研磨墊形變量間的第二關系式；根據第一關系式以及第二關系式計算研磨墊與芯片的接觸壓力及形變量的關系式；使用所述芯片的接觸壓力以及形變量的關系式進行芯片表面形貌仿真。

其中，上述使用所述芯片的接觸壓力以及形變量的關系式進行芯片表面形貌仿真包括：根據芯片的接觸力與形變量的關系式以及研磨去除選擇比，計算研磨芯片的研磨去除率；

根據芯片的初始表面高度以及研磨去除率，確定芯片表面的實時形貌高度。

其中，上述根據第一關系式以及第二關系式計算研磨墊與芯片的接觸壓力以及形變量的關系式包括：通過離散卷積-快速傅里葉變換的方法求解第一關系式以及第二關系式。

其中，上述根據修正指數分布建立研磨墊與芯片的接觸壓力和研磨墊形變量間的第一關系式包括：根據修正的指數分布對GW模型進行重新推導，獲得研磨墊與芯片的接觸壓力和研磨墊形變間的第一關系式。

本發明還提供了一種芯片表面形貌仿真的裝置，包括：第一確定模塊，用于確定與芯片的連接線寬相關的研磨墊有效特征粗糙參數；第二確定模塊，用于根據有效特征參數確定研磨墊粗糙峰的修正指數分布；第一建立模塊，用于根據指數分布及赫茲彈性接觸理論建立研磨墊與芯片的接觸壓力和研磨墊形變量間的第一關系式；第二建立模塊，用于根據接觸力學方程建立研磨墊與芯片的接觸壓力與研磨墊形變量間的第二關系式；計算模塊，用于根據第一關系式以及第二關系式計算研磨墊與芯片的接觸壓力以及形變量的關系式；

仿真模塊，用于使用所述芯片的接觸壓力以及形變量的關系式進行芯片表面形貌仿真。

其中，上述仿真模塊包括：

第二計算單元，用于根據芯片的接觸力與形變量的關系式以及研磨去除選擇比，計算研磨芯片的研磨去除率；

確定單元，用于根據芯片的初始表面高度以及研磨去除率，確定芯片表面的實時形貌高度。

其中，上述計算模塊包括：計算單元，用于通過離散卷積-快速傅里葉變換的方法求解第一關系式以及第二關系式。

其中，上述第一建立模塊包括：推導單元，用于根據修正的指數分布對GW模型進行重新推導，獲得研磨墊與芯片的接觸壓力和研磨墊形變間的第一關系式。

采用本發明的技術方案，由于采用與芯片的連接線寬相關的接觸壓力和研磨墊形變量間關系，建立新的芯片表面形貌模擬方法，避免了GW模型在小線寬CMP工藝仿真中的錯誤結論，提高了芯片表面形貌仿真的預測精度及準確度。

附圖說明