[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201310088607.5
• 申請日: 2013-03-19
• 公開（公告）號: CN104064449B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 王冬江;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，離子注入是半導體器件制造的關鍵步驟。在制造半導體器件的過程中，往往需要進行離子注入工藝，以形成輕摻雜（LDD）區、或形成源極和漏極等。然而，隨著半導體制造工藝的不斷發展，器件的尺寸不斷縮小，這給離子注入工藝，尤其是離子注入工藝中掩膜的圖形化，帶來了極大的挑戰。并且，器件尺寸縮小給對NMOS或PMOS進行離子注入以形成源極和漏極的工藝帶來了更大的挑戰；而這一問題在鰭型場效應晶體管（FinFET）上更加凸顯。

下面，結合圖1A至圖1D，對現有技術的半導體器件的制造方法進行簡要說明，主要涉及離子注入工藝。其中，圖1A至圖1D為現有的半導體器件的制造方法的各工藝完成后形成的圖案的剖視圖。該半導體器件的制造方法，一般包括如下步驟：

步驟E1：提供一前端器件100，在前端器件100上形成光刻膠層600，如圖1A所示。

其中，前端器件100，包括半導體襯底和柵極。半導體襯底中一般還包括淺溝槽隔離（STI）等（圖1A中未示出）。前端器件100一般包括PMOS區和NMOS區，如圖1A所示。

顯然，在現有技術中，光刻膠層600直接形成于前端器件100之上。由于前端器件的結構尤其表面結構比較復雜（其表面并不平坦），導致通過光刻對光刻膠層600進行圖形化以形成離子注入的掩膜的過程，受到了極大的挑戰，很難形成形貌理想的圖形化的光刻膠層（即，離子注入掩膜），這一問題在鰭型場效應晶體管（FinFET）上更加凸顯和嚴重。并且，由于器件縮小導致光刻膠層需在厚度上進行一定的減小，這往往造成光刻膠層600無法滿足離子注入和光刻的工藝窗口要求。

步驟E2：對光刻膠層600進行光刻，形成離子注入掩膜（即，圖形化的光刻膠層）601。形成的圖形，如圖1B所示。

本步驟以擬對PMOS區進行離子注入為例，故形成的離子注入掩膜601覆蓋NMOS區。如圖1B所示。

如上所述，由于前端器件的結構尤其表面結構比較復雜（表面不平坦），導致通過光刻對光刻膠層600進行圖形化以形成離子注入掩膜601的過程，形成的離子注入掩膜601的形貌往往并不理想。并且，由于器件縮小導致光刻膠層600需在厚度上進行一定的減小，這往往造成最終形成的離子注入掩膜601無法滿足離子注入和光刻對工藝窗口的要求（即工藝窗口過小）。

步驟E3：對前端器件100進行離子注入。形成的圖形如圖1C所示。為了簡要，圖中并未示出前端器件100中形成的離子注入區。

本步驟中，離子注入掩膜601的作用主要在于作為掩膜，防止NMOS區被注入離子。然而，由于離子注入掩膜601的形貌往往并不理想，并且，離子注入掩膜601的厚度往往無法滿足離子注入的工藝窗口要求，因此，可能造成PMOS區被不當地注入離子，造成器件性能下降。

步驟E4：剝離去除離子注入掩膜601。形成的圖形如圖1D所示。

在現有技術中，在完成上述對PMOS區進行離子注入的步驟之后，還可以重復上述過程，完成對NMOS區的離子注入。當然，NMOS區和PMOS區的離子注入的先后順序，可以對調。

在現有的上述半導體器件的制造方法中，該直接在前端器件上以圖形化的光刻膠層作為離子注入掩膜的方式，隨著器件尺寸不斷縮小，往往導致光刻工藝窗口過小，并且很容易造成器件不良，已經難以滿足實際工業生產的需要。

因此，為了解決上述問題，需要提出一種新的半導體器件的制造方法。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，該方法包括：

步驟S101：提供前端器件，在所述前端器件上依次形成過渡層、硬掩膜層和光刻膠層；

步驟S102：對所述過渡層、硬掩膜層和光刻膠層進行構圖處理，形成位于所述前端器件的非離子注入區上方的包括圖形化的過渡層的離子注入掩膜；步驟S103：利用所述離子注入掩膜對所述前端器件進行離子注入；

步驟S104：去除所述離子注入掩膜。

在步驟S102中，該離子注入掩膜可以僅包括圖形化的過渡層，也可以在包括圖形化的過渡層的基礎上還包括圖形化的硬掩膜層；在此不做限定。其中，所述過渡層的材料為有機材料。

其中，所述過渡層的材料為底部抗反射層材料。

其中，所述離子注入掩膜包括圖形化的過渡層和圖形化的硬掩膜層，所述步驟S102包括：