[發明專利]半導體結構

有效

• 申請號: 201310087323.4
• 申請日: 2013-03-11
• 公開（公告）號: CN103579357A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 余宗瑋;舒芳安;蔡耀州;林冠嶧
• 申請（專利權）人: 元太科技工業股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/06
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術領域

本發明是有關于一種半導體結構，且特別是有關于一種具有氧化物通道層的半導體結構。

背景技術

以目前最為普及的液晶顯示器為例，其主要是由薄膜晶體管陣列基板、彩色濾光基板以及夾設于兩者之間的液晶層所構成。在現有習知的薄膜晶體管陣列基板上，多采用非晶硅(a-Si)薄膜晶體管或低溫多晶硅薄膜晶體管作為各個子像素的切換元件。近年來，已有研究指出氧化物半導體(oxide?semiconductor)薄膜晶體管相較于非晶硅薄膜晶體管，具有較高的載子移動率(mobility)，而氧化物半導體薄膜晶體管相較于低溫多晶硅薄膜晶體管，則具有大面積低成本生產的優勢。因此，氧化物半導體薄膜晶體管有潛力成為下一代平面顯示器的關鍵元件。

在現有習知的氧化物半導體薄膜晶體管中，由于氧化物通道層在大氣環境之中容易受到水氣以及氧氣的影響，而使氧化物通道層本身的電性隨著時間飄移。如此一來，將影響氧化物半導體薄膜晶體管的電性表現以及可靠度。再者，氧化物通道層的臨界電壓(Vth)在受到短波長光線(如紫外光)照射時，將導致元件特性的不穩定，例如可能發生漏極引發能障降低(Drain?Induced?Barrier?Lowering，DIBL)效應，而使元件容易產生漏電流現象，影響顯示品質。因此，如何改善氧化物通道層的穩定性以減少外在環境所造成的影響以及氧化物半導體薄膜晶體管受短波長光線照射所導致的臨界電壓偏移，實為當前研發人員亟欲解決的議題之一。

發明內容

本發明的目的在于，克服現有的氧化物半導體薄膜晶體管存在的技術問題，而提供一種半導體結構，其藉由介電堆疊層來改善氧化物通道層受水氣及氧氣的穿透而導致影響整體元件電性與穩定性的問題，且可反射短波長光線(如紫外光)。

本發明提出一種半導體結構，包括一柵極、一氧化物通道層、一柵絕緣層、一源極、一漏極以及一介電堆疊層。柵極配置于一基板上。氧化物通道層配置于基板上且堆疊于柵極上。柵絕緣層配置于柵極與氧化物通道層之間。源極及漏極皆配置于氧化物通道層的一側，且源極與漏極彼此平行配置。氧化物通道層的一部分暴露于源極與漏極之間。介電堆疊層配置于基板上，且包括多層具有一第一折射率的第一無機介電層以及多層具有一第二折射率的第二無機介電層。第一無機介電層與第二無機介電層交替堆疊。至少一第一無機介電層直接覆蓋源極、漏極與氧化物通道層的部分。第一折射率小于第二折射率。

在本發明的一實施例中，上述的每一第一無機介電層包括一氧化硅層。

在本發明的一實施例中，上述的第一折射率介于1.535至1.56之間。

在本發明的一實施例中，上述的每一第二無機介電層包括一氮化硅層。

在本發明的一實施例中，上述的第二折射率介于1.98至2.08之間。

在本發明的一實施例中，上述的介電堆疊層更包括多層具有一第三折射率的第三無機介電層。第一無機介電層、第二無機介電層以及第三無機介電層交替配置。

在本發明的一實施例中，上述的每一第三無機介電層包括一氮氧化硅層。

在本發明的一實施例中，上述的第三折射率介于1.6至1.64之間。在本發明的一實施例中，上述的第一無機介電層與第二無機介電層的堆疊層數至少為五層。

在本發明的一實施例中，上述的第一無機介電層的厚度介于55納米(nm)至85納米之間。

在本發明的一實施例中，上述的第二無機介電層的厚度介于55納米至85納米之間。

在本發明的一實施例中，上述的氧化物通道層的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc?Oxide，IGZO)、氧化鋅(ZnO)或氧化銦鋅(Indium-Zinc?Oxide，IZO)。

在本發明的一實施例中，上述的半導體結構，更包括一透明導電層，配置于介電堆疊層上。介電堆疊層具有一接觸開口，透明導電層通過接觸開口與漏極電性連接。

基于上述，本發明的半導體結構具有與源極、漏極及氧化物通道層直接接觸的介電堆疊層，因此除了可有效地阻絕氧氣與水氣進入氧化物通道層中，使得半導體結構具有較佳的穩定度與電性外，亦可選擇性反射短波長光線(如紫外光)，以降低氧化物通道層因照光所產生的光電流，進而提升半導體結構的光電特性以及壽命。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1為本發明的一實施例的一種半導體結構的剖面示意圖。

圖2為本發明的另一實施例的一種半導體結構的剖面示意圖。