[發明專利]一種改良柵結構的晶體管

有效

• 申請號: 201310085224.2
• 申請日: 2013-03-15
• 公開（公告）號: CN103178116A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 戴明志
• 申請（專利權）人: 中國科學院寧波材料技術與工程研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 杭州天勤知識產權代理有限公司 33224
• 代理人: 劉誠午

技術領域

本發明屬于微電子技術領域，具體涉及一種改良柵結構的晶體管。

背景技術

晶體管，是一種固體半導體器件，可以用于檢波、整流、放大、開關、穩壓、信號調制和許多其它功能。晶體管作為一種可變開關，基于輸入的電壓，控制流出的電流，因此晶體管可做為電流的開關，和一般機械開關不同處在于晶體管是利用電訊號來控制，而且開關速度可以非常之快，在實驗室中的切換速度可達100GHz以上。

晶體管主要可以分為兩大類：雙極性晶體管（BJT）和場效應晶體管（FET）。晶體管具有三個極；雙極性晶體管的三個極，分別由N型跟P型組成的發射極、基極和集電極；場效應晶體管的三個極，分別是源極（源區）（Source）、柵極（柵區）（Gate）和漏極（漏區）（Drain）。

授權公告號為CN101567392B的發明公開了一種在確保良好的生產性同時又具有優良特性和高可靠性的柵絕緣層的薄膜晶體管，該薄膜晶體管包括：在基板上含有源區、溝道區、漏區的有源層，柵電極層，以及在有源層和柵電極層之間所形成的柵絕緣層的薄膜晶體管，柵絕緣層由在有源層一側形成的第1氧化硅膜、在柵電極層一側形成的第2氧化硅膜，和在第1氧化硅膜與第2氧化硅膜之間形成的氮化硅膜而形成。

晶體管是邏輯電路中的核心部件。邏輯電路是一種離散信號的傳遞和處理，以二進制為原理、實現數字信號邏輯運算和操作的電路，主要分為組合邏輯電路和時序邏輯電路，由最基本的“與門”電路、“或門電路”和“非門”電路組成。

傳統意義上的邏輯電路，為了實現不同的邏輯門運算，需要使用不同類型、不同種類、不同數目的晶體管，藉此對于大面積制作邏輯電路的工藝提出了較高的要求，包括用不同的掩膜版、不同的工藝、不同的材料以及不同的設計，因此制造過程比較復雜，邏輯電路的成品率難以保證。

發明內容

本發明提供了一種改進柵結構的晶體管，能夠減少邏輯電路中晶體管的個數，使邏輯電路的制備方法簡單，器件面積減少，從而提高邏輯電路的成品率，降低制作成本，并且可以方便改善調整邏輯電路器件的電學性能。

一種改良柵結構的晶體管，包括基底和處在基底上的介質層，所述介質層上設有一源區、一漏區以及連通在所述源區和漏區之間的溝道區，所述溝道區內設有第一頂柵作為晶體管的輸出極，其輸出的邏輯值在溝道區導通時為邏輯1，在溝道區截斷時為邏輯0；

所述晶體管還設有至少兩個作為控制溝道區的輸入極；其中至少有一個輸入極為第二頂柵；還有至少有一個輸入極為第三頂柵和/或底柵；所述第二頂柵和第三頂柵均位于所述介質層上，且處在所述溝道區的旁邊。本發明中溝道區旁邊的頂柵位于所述介質層上應理解為這些頂柵至少與介質層接觸。

作為輸出極的頂柵并不覆蓋整個溝道區，且該頂柵具有穩定的輸出電壓；為了使該頂柵具有穩定的輸出電壓，在溝道區的長度方向上，該頂柵應具有合適的尺寸，以保證該頂柵的輸出電壓是一個明確的值，即在輸入極電壓確定后該頂柵的輸出電壓保持相對穩定。一般情況下在保證強度和導電性能的前提下，該頂柵尺寸盡可能的小。

作為優選，還設有用于控制溝道區的底柵，所述底柵處在基底和介質層之間或由所述基底兼做。

所述的源區、漏區、頂柵和底柵均可采用現有技術中使用的導體特性材料，包括金屬、合金、導電聚合物、導電碳納米管、銦錫氧化物（ITO）、銦鎵鋅氧化物（IGZO）等，其中，金屬為鋁、銅、鎢、鉬、金或銫等；合金至少含有鋁、銅、鎢、鉬、金、銫中的兩種；所述的溝道區使用半導體材料，所述半導體材料包括有機半導體材料和無機半導體材料等，例如氧化物半導體（如銦錫氧化物）、氧化鋅納米線以及碳納米管。

所述的源區、漏區、頂柵、底柵和溝道區均使用銦錫氧化物。采用一次掩膜法自組裝形成源區、漏區、頂柵、底柵和溝道區，工藝簡單。

所述的基底可以采用各種材料，只需具有一定的強度可以起到支撐作用即可，包括玻璃、石英、陶瓷、金剛石、紙張、硅片、塑料或樹脂等。

所述溝道區一般是條狀，所述的“旁邊”既可以是溝道區長度方向的一側，也可以是寬度方向的一側。

所述的溝道區的長度為0.001～5000μm，溝道區的寬度為0.0001～1000μm，溝道區的電學厚度為0.001～8000nm；

較優選溝道區的長度為0.01～100μm，溝道區的寬度為0.01～100μm，溝道區的電學厚度為0.01～200nm；

更優選溝道區的長度為0.1～10μm，溝道區的寬度為0.01～10μm，溝道區的電學厚度為1～50nm。