[發(fā)明專利]一種提高CMOS器件載流子遷移率的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201310084508.X
• 申請(qǐng)日: 2013-03-15
• 公開（公告）號(hào): CN103219287A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計(jì)）人: 張冬明;劉巍
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L21/324
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 陸花

1.一種提高CMOS器件載流子遷移率的方法，其特征在于，所述方法包括：

執(zhí)行步驟S1：進(jìn)行阱注入形成N/P阱；

執(zhí)行步驟S2：在氘氛圍中進(jìn)行N/P阱退火；

執(zhí)行步驟S3：生長柵極絕緣氧化層；

執(zhí)行步驟S4：淀積多晶硅柵極；

執(zhí)行步驟S5：刻蝕所述多晶硅柵極，以形成柵極；

執(zhí)行步驟S6：在所述柵極兩側(cè)形成第一側(cè)壁，所述第一側(cè)壁的形成進(jìn)一步包括多晶硅柵的氧化和氮化硅的淀積；

執(zhí)行步驟S7：向所述柵極和所述第一側(cè)壁兩側(cè)的半導(dǎo)體襯底中進(jìn)行輕摻雜注入，以形成輕摻雜源漏結(jié)構(gòu)；

執(zhí)行步驟S8：進(jìn)行源漏注入，以形成源漏極；

執(zhí)行步驟S9：制造金屬前介質(zhì)、通孔、金屬插塞和金屬層。

2.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，在所述步驟S7之后與所述步驟S8之前，進(jìn)一步包括步驟S：形成第二側(cè)墻，所述第二側(cè)墻的形成進(jìn)一步包括氧化物的淀積、氮化硅的淀積，以及氮化硅的刻蝕。

3.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述N/P阱是通過磷摻雜形成N阱，通過硼摻雜形成P阱。

4.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述退火溫度為1050℃，所述退火時(shí)間為30秒。

5.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述柵極絕緣氧化層為氮氧化硅或氧化硅的其中之一。

6.如權(quán)利要求5所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述柵極絕緣氧化層的制備生長方法為原位水氣生長方式（In-suit?Steam?Generation,ISSG）、原子層沉積、物理氣相沉積、化學(xué)氣相沉積，或等離子體增強(qiáng)型化學(xué)氣相沉積的其中之一。

7.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述多晶硅柵極的淀積方法是PECVD、高密度等離子化學(xué)氣相沉積工藝的其中之一。