[發明專利]一種U型溝槽的制造方法有效

申請號：	201310081961.5	申請日：	2013-03-14
公開（公告）號：	CN103178014A	公開（公告）日：	2013-06-26
發明（設計）人：	景旭斌;李芳;劉文燕	申請（專利權）人：	上海華力微電子有限公司
主分類號：	H01L21/8238	分類號：	H01L21/8238;H01L21/762
代理公司：	上海申新律師事務所 31272	代理人：	竺路玲
地址：	201210 上海市浦***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種溝槽制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明一般涉及CMOS半導體器件制造工藝，更確切的說，涉及一種U型溝槽的制造方法。

背景技術

隨著半導體制作工藝的日益提升以及CMOS半導體器件工藝的發展，半導體器件的比例尺寸不斷縮小，為滿足器件性能提高需要引入應力硅工程。目前在PMOS上比較通用應力硅工程是SiGe工藝，SiGe工藝具有優異的射頻性能，更由于其較高的性價比，被廣泛應用于移動通信、衛星定位和RFID（Radio?Frequency?IDentification，無線射頻識別）等市場；SiGe工藝還可以與常規的數字模擬電路相集成，制造出功能完整的SoC（系統級芯片）芯片。目前采用SiGe材料制作射頻集成電路已成為國際上的研究熱點。隨著無線電應用越來越廣泛，使用的帶寬和頻率也越來越高，因此寬帶、超寬帶的無線電應用研究具有重要意義。該工藝需要先在硅片上挖取硅溝槽，現有的溝槽一般包括有U型和Σ型。在現有技術中挖取U型溝槽一般使用干法等離子刻蝕實現，但該方法需要預先做硬阻擋層，溝槽制作完成后還要剝離此硬阻擋層，成本相對較高，同時干法刻蝕在刻蝕過程中容易對單晶硅造成損傷，影響后續SiGe的成核，對生產工藝及產品造成了一些不利的影響。

中國專利（公開號：102683180A）公開了一種溝槽刻蝕方法以及半導體器件制造方法，其中包括：在硅片上涂覆具有具體厚度的光刻膠；形成所述光刻膠的用于刻蝕出溝槽的圖案；以及利用形成有圖案的光刻膠，執行等離子刻蝕；其中，對光刻膠的所述具體厚度以及等離子刻蝕過程中的刻蝕能量進行控制，以使等離子體消耗完所述光刻膠而刻蝕到所述光刻膠的下面的硅片。

該發明的目的是為了提供一種可能夠以簡化的方法來形成上部的角輪廓形成為圓弧形狀的溝槽，在實際刻蝕過程中刻蝕速度比較緩慢，同時在刻蝕過程中也沒有相應的保護措施容易對其他不需要刻蝕的部位造成損傷，在實際制作過程中有一定的局限性。

中國專利（公開號：102254817A）公開了一種溝槽制造方法，其中包括：提供硅襯底；在硅襯底上生長氧化物或氮化物；涂覆光致抗蝕劑；使得光致抗蝕劑形成圖案；利用形成圖案的光致抗蝕劑執行溝槽刻蝕；去除光致抗蝕劑；清洗；以及執行氫退火。

該發明在實際刻蝕速率較慢，形成溝槽時間較長，同樣不利于半導體溝槽制造工藝的發展。

發明內容

本發明根據現有技術的不足提供了一種U型溝槽的制造方法，通過在多晶硅柵極表面形成一阻擋層，然后進行圖案化離子注入工藝，于硅基板內形成多個摻雜硅區，然后使用熱磷酸濕法刻蝕去除該摻雜硅區形成所需U型溝槽，很好的保護了硅基板，同時刻蝕效率也更快。

本發明采用的技術方案為：

一種U型硅溝槽的制造方法，應用于具有多晶硅柵極的半導體結構上，所述半導體結構包括硅基板和多個多晶硅柵極，所述多晶硅柵極位于所述硅基板的上表面，其中，包括以下步驟：

步驟S1、沉積一層氧化硅層覆蓋所述多晶硅柵極表面及所述硅基板暴露的上表面，去除位于所述硅基板暴露上表面的氧化硅層，于所述多晶硅柵極的表面形成阻擋層；

步驟S2、進行圖形化離子注入工藝，于所述硅基板中形成多個摻雜硅區；

步驟S3、刻蝕所述摻雜硅區，形成U型硅溝槽后，去除所述阻擋層。

上述的一種U型硅溝槽的制造方法，其中，所述步驟S1中氧化硅層為二氧化硅層。

上述的一種U型硅溝槽的制造方法，其中，所述步驟S1中氧化硅層沉積厚度為200A-600A。