[發明專利]制造外延涂覆半導體晶片的裝置和方法

無效

• 申請號: 201310080898.3
• 申請日: 2007-10-30
• 公開（公告）號: CN103173854A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: R·紹爾;N·維爾納
• 申請（專利權）人: 硅電子股份公司
• 主分類號: C30B25/02
• 分類號: C30B25/02;C30B25/12;H01L21/205
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 李振東;過曉東

本申請是申請日為2007年10月30日的名稱為“外延涂覆半導體晶片以及制造外延涂覆半導體晶片的裝置及方法”的申請號為200710185132.6的發明專利申請的分案申請。

技術領域

本發明涉及具有通過化學氣相沉積法（CVD）涂覆的正面的半導體晶片以及用于制造該半導體晶片的方法。本發明還涉及用于在通過化學氣相沉積法（CVD）在半導體晶片的正面上沉積一層時支撐該半導體晶片的裝置。

背景技術

在化學氣相沉積法（CVD）期間，尤其是在經拋光的半導體晶片上沉積一層外延層期間，產生兩種稱作“自動摻雜”和“暈圈（halo）”的現象。

在“自動摻雜”的情況下，摻雜劑從該半導體晶片的背面經氣相進入沉積氣體，該沉積氣體被送至該半導體晶片正面的上方。這些摻雜劑隨后主要在該半導體晶片正面邊緣的范圍內被引入該外延層內，由此導致該外延層的電阻率沿徑向變化，這或多或少是非常不期望的。

“暈圈”是指通過光散射結構在該半導體晶片背面上產生的散射光效應，該效應在照射該半導體晶片背面時由準直光線顯現出。該結構在該半導體晶片背面的表面上標記轉變情況，此處具有天然氧化物層的區域與不存在或不再存在此類氧化物層的區域相鄰。若在實際的外延沉積之前，在氫氣氛中預處理（“預焙”）期間，沒有將該天然氧化物層完全去除，則會發生該轉變情況。一種對該效應加以量化的方法是，例如用KLA?Tencor公司的SP1型光散射測量裝置在所謂的DNN（暗場窄法線DarkField?Narrow?Normal）或DWN通道（暗場寬法線DarkField?Wide?Normal）中實施光霧（haze，渾濁度，不透明度）的散射光測量。

為避免“自動摻雜”的問題，US6,129,047中建議，在基座的接受該半導體晶片的凹槽（“口袋”）的底部設有縫隙，這些縫隙置于底部的外邊緣。由該半導體晶片的背面擴散出的摻雜劑，沒有預先到達該半導體晶片的正面，而是可以利用通過基座中的縫隙送至該晶片背面上的清洗氣體從該反應器去除。

根據US6,596,095B2，對于相同的目的，在基座的整個底部內存在小孔。在此也通過清洗氣體從旁邊經過而將由該半導體晶片的背面擴散出的摻雜劑輸送出。因為在消除天然氧化物時產生的氣態反應產物同樣通過底部的孔洞以及旁邊流過的清洗氣體被輸送出，這些措施使天然氧化物層的消除更加容易，所以對于“暈圈”的形成也是有效的。

DE10328842公開了一種基座，其具有孔隙率至少為15％且密度為0.5至1.5g/cm³的透氣性結構。通過使用該多孔基座，將在通過消除天然氧化物層而進行預處理時形成的氣態反應產物以及從待涂覆的半導體晶片擴散的摻雜劑通過基座的孔釋放至基座的背面，被清洗氣流吸收并從反應器除去。通過使用所述的基座，還避免了在帶有孔的基座的情況下產生的半導體晶片的背面上的非期望的納米形貌效應。待涂覆的半導體晶片的正面和背面上的溫度場受基座中的孔影響，這導致局部不同的沉積速率，并最終導致所述的納米形貌效應。術語“納米形貌”是指在0.5至10毫米的橫向范圍上測量的納米范圍內的高度變化。

外延涂覆半導體晶片時的另一個問題涉及經外延涂覆的半導體晶片中的應力，這會導致位錯及滑移。

已知許多表征半導體晶片內的滑移的方法：一方面是通過利用檢查半導體晶片的表面的裝置或者用適合于測定納米形貌的裝置在平行光下進行直觀的檢查。

但此處最靈敏的方法是SIRD（“掃描紅外線去極化作用”），因為利用SIRD不僅可以檢測滑移，而且可以測量光彈性應力。例如US6,825,487B2描述了用于通過引入光學雙折射而表征應力場、滑移、滑移線、外延缺陷的SIRD法。

通過降低在氫氣氛中預處理步驟（烘焙）期間以及在添加氯化氫至氫氣氛（HCl蝕刻）以及在實際的涂覆步驟中的溫度，從而可以在外延涂覆半導體晶片時避免經外延涂覆的半導體晶片內的熱誘導應力。

但更低的涂覆溫度導致產生更多非期望的晶體缺陷，如堆垛層錯或典型的外延缺陷，稱作術語“小丘”、“小堆”或“小坑”。在非常低的溫度下，甚至可能發生多晶生長。另一個缺點是外延層的變差的邊緣下降現象（“Edge?Roll-off”）以及半導體晶片的局部平坦度（幾何形狀，SFQR）變差。此外，生長速率隨著沉積溫度的降低而下降，這會使該方法不經濟。

因此，預處理溫度及沉積溫度的降低由于相關的缺點而完全不可接受。

目前現有技術并沒有揭示如上所述迫切需要的有關在高的預處理溫度及沉積溫度下減少經外延涂覆的半導體晶片內的應力、位錯及滑移的解決方案。