[發明專利]高K金屬柵結構的制備方法

有效

• 申請號: 201310077624.9
• 申請日: 2013-03-11
• 公開（公告）號: CN104051252B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 張子瑩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/285
• 分類號: H01L21/285;H01L21/28
• 代理公司: 上海光華專利事務所31219
• 代理人: 李儀萍

技術領域

本發明屬于半導體制造領域，涉及一種柵結構的制備方法，特別是涉及一種高K金屬柵結構的制備方法。

背景技術

在傳統的MOS晶體管工藝中，通常采用SiO₂作為柵介質、重摻雜的多晶硅作為柵電極材料，但隨著特征尺寸的不斷縮小，MOS晶體管中的SiO₂柵電介質已臨近了極限。例如，在65納米工藝中，SiO₂柵的厚度已降至1.2納米，約為5個硅原子層厚度，如果再繼續縮小，漏電流和功耗將急劇增加。同時，由多晶硅柵電極引起的摻雜硼原子擴散、多晶硅耗盡效應以及過高的柵電阻等問題也將變得越來越嚴重。因此，對于32納米及以下各技術代，急劇增加的漏電流和功耗等問題將亟待新材料、新工藝及新器件結構的開發來解決。

目前，國際上各主要半導體公司都已開始著手面向32納米及以下技術代的“高k/金屬柵”技術的開發，即采用高K介質/金屬柵(HKMG)結構代替柵氧化層/多晶硅柵極結構。據Intel報道，采用高K電介質材料后，其柵漏電流降為原來的十分之一。目前來看，高K介質/金屬柵結構的應用成為32納米及以下技術代集成電路發展的必然趨勢。

在高K介質/金屬柵結構中，根據金屬柵極層材料的不同，有的金屬柵極層中的金屬會擴散到高K介質中，對器件造成不良影響。因此在高K介質層和金屬柵極層之間需要加入金屬擴散阻擋層。研究中已發現硅摻雜的TiN可以更有效的阻擋金屬的擴散。現有技術中制備硅摻雜TiN的方法包括如下步驟：首先沉積一層TiN，然后在TiN上用物理氣相沉積法（PVD）沉積硅層，最后通過快速高溫熱處理（600℃以上至1000℃）得到硅摻雜的TiN。

但是現有技術的方法不適用于高K金屬柵結構中金屬擴散阻擋層的制備，因為現有技術的方法中的高溫熱處理會導致阻擋層下的高K介質層晶化，并使界面層再生長從而使得界面層增厚，這些都會對器件造成不利影響。因此提供一種高K金屬柵結構中金屬擴散阻擋層的制備方法實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種高K金屬柵結構的制備方法，用于解決現有技術中金屬柵極層中的金屬擴散問題及高溫熱處理導致阻擋層下的高K介質層晶化，并使界面層再生長從而使得界面層增厚，對器件造成不利影響的問題。

為實現上述目的及其他相關目的，本發明提供一種高K金屬柵結構的制備方法，該方法至少包括以下步驟：

1）提供一襯底，在所述襯底上自下而上依次形成界面層及高K電介質層；

2）在所述高K電介質層上沉積阻擋層；

3）采用化學氣相沉積法在所述阻擋層上沉積硅層以使硅原子或硅離子進入所述阻擋層上部或整個阻擋層中，形成硅摻雜的阻擋層；

4）在所述步驟3）形成的結構上制作金屬柵極層。

可選地，于所述步驟3）中，在形成硅摻雜的阻擋層之后還包括一去除所述硅層的步驟。

可選地，所述化學氣相沉積法的溫度范圍是400~600?℃。

可選地，所述高K電介質層的材料包括ZrO2、HfO2、Al2O3、HfSiO、HfSiON中的一種或多種。

可選地，所述金屬柵極層的材料包括TiAl、Al、Ta、Ti、W、Cu、HfCN、HfC、Pt、Ru、Mo或Ir中的一種或多種。

可選地，所述阻擋層的材料包括TiN、TaN、HfN、ZrN、HfC或TaC中的一種或多種。

可選地，所述阻擋層的材料為TiN，硅原子或硅離子進入所述TiN中形成TiSiN層。

可選地，所述阻擋層的厚度范圍是0.5~5nm。

可選地，所述硅層的厚度范圍是1~10nm。

可選地，所述硅層為無定形硅層。

如上所述，本發明的高K金屬柵結構的制備方法，具有以下有益效果：采用化學氣相沉積法在所述阻擋層上沉積硅層，在沉積過程中，硅原子或硅離子便進入所述阻擋層中，不用經過后續的快速高溫熱處理，避免了阻擋層下的高K介質層晶化及界面層增厚的問題；并且硅層中的硅原子或硅離子進入到阻擋層的晶界并占據其中，形成硅摻雜的阻擋層，更有效地阻止了金屬柵極層中的金屬擴散到高K介質中，從而保持器件的良好性能。

附圖說明

圖1顯示為本發明的高K金屬柵結構的制備方法的流程圖。

圖2顯示為本發明的高K金屬柵結構的制備方法中在襯底上依次形成界面層及高K電介質層的示意圖。

圖3顯示為本發明的高K金屬柵結構的制備方法中在高K電介質層上沉積阻擋層的示意圖。