[發(fā)明專利]一種為浮柵存儲器提供正負(fù)高壓的字線驅(qū)動方法

有效

• 申請?zhí)枺?/td>: 201310076777.1
• 申請日: 2013-03-11
• 公開（公告）號: CN104051004B
• 公開（公告）日: 2017-02-22
• 發(fā)明（設(shè)計）人: 胡洪;張君宇
• 申請（專利權(quán)）人: 北京兆易創(chuàng)新科技股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 馬曉亞

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，尤其涉及一種為浮柵存儲器提供正負(fù)高壓的字線驅(qū)動裝置及其方法。

背景技術(shù)

存儲器中存在著擦除，編程，讀取以及驗(yàn)證等操作模式，在這幾種操作模式中，需要在字線WL方向施加不同的操作電壓。對于同一種操作模式的選中單元和未選中單元，字線WL上施加的電壓不同，甚至?xí)霈F(xiàn)超過工藝中源漏擊穿電壓的電壓差，這就對傳統(tǒng)的字線驅(qū)動提出了挑戰(zhàn)。

隨著特征尺寸的減小，浮柵存儲器中外圍電路的尺寸進(jìn)一步縮小，耐受電壓有所降低。但作為存儲核心的浮柵器件，其需要的操作電壓并沒有顯著降低。這就對傳統(tǒng)的外圍電壓切換電路提出了挑戰(zhàn)，所需傳輸電壓沒有變化，而器件所能耐受的最大電壓減小了。尤其在擦除操作中，如圖1所示，需要在選中的擦除單元A和B柵端施加負(fù)高壓，在未選中單元C和D的柵端施加正高壓以避免誤擦除。這兩種高壓需要同一組字線驅(qū)動電路來傳遞，使得正負(fù)兩個高電壓出現(xiàn)在一個MOS管的源漏兩端，在保證擦除效率的前提下，負(fù)高壓不能大幅度減小，只能通過減小正高壓來滿足器件安全工作的要求。

例如，現(xiàn)有技術(shù)中，傳統(tǒng)的NAND型字線驅(qū)動電路如圖2所示，其擦除時的操作表如下表所示：

這種傳統(tǒng)的字線驅(qū)動電路（WL?driver）存在一定缺陷?？梢钥吹綗o論對于選中單元A和B或者未選中單元C和D，均會有管子的源漏兩端承受9.5V的電壓差。在小尺寸工藝中，這已經(jīng)接近管子的源漏擊穿電壓，無法進(jìn)一步提高未選中單元字線輸出端口WL的電壓，這使得未選中單元對于擦除效應(yīng)的抑制作用受到限制，影響了電路性能。

又如，現(xiàn)有技術(shù)中，傳統(tǒng)的NOR型字線驅(qū)動電路如圖3所示，其擦除時的操作表如下表所示：

這種傳統(tǒng)的字線驅(qū)動電路（WL?driver）存在著上述同NAND型字線驅(qū)動電路一樣的缺陷。可以看到無論對于選中單元A和B或者未選中單元C和D，均會有管子的源漏兩端承受9.5V的電壓差。在小尺寸工藝中，這已經(jīng)接近管子的源漏擊穿電壓，無法進(jìn)一步提高未選中單元字線WL電壓，這使得未選中單元對于擦除效應(yīng)的抑制作用受到限制，影響了電路性能。

發(fā)明內(nèi)容

為滿足浮柵存儲器操作中需要不同高壓的特殊要求，本發(fā)明對傳統(tǒng)的字線驅(qū)動操作模式進(jìn)行了改進(jìn)，提出了一種為浮柵存儲器提供正負(fù)高壓的字線驅(qū)動裝置，包括：

P型晶體管（MP0）、第一N型晶體管(MN0)、第二N型晶體管（MN1）；

所述P型晶體管（MP0）的柵端、所述第一N型晶體管(MN0)的柵端和用于輸入電壓的第一輸入端口連接在一起，所述P型晶體管（MP0）的源端與用于輸入電壓的第二輸入端口連接，所述第一N型晶體管(MN0)的源端接地，所述第二N型晶體管（MN1）的漏端與用于輸入電壓的第三輸入端口連接，所述第二N型晶體管（MN1）的柵端與用于輸入電壓的第四輸入端口連接，所述P型晶體管（MP0）的漏端、所述第一N型晶體管(MN0)的漏端、第二N型晶體管（MN1）的源端和用于輸出電壓的字線輸出端口連接在一起。

基于同一發(fā)明構(gòu)思，本發(fā)明還提出了一種為浮柵存儲器提供正負(fù)高壓的字線驅(qū)動方法：

所述方法基于為浮柵存儲器提供正負(fù)高壓的字線驅(qū)動裝置，所述字線驅(qū)動裝置包括：P型晶體管（MP0）、第一N型晶體管(MN0)、第二N型晶體管（MN1）；所述P型晶體管（MP0）的柵端、所述第一N型晶體管(MN0)的柵端和用于輸入電壓的第一輸入端口連接在一起，所述P型晶體管（MP0）的源端與用于輸入電壓的第二輸入端口連接，所述第一N型晶體管(MN0)的源端接地，所述第二N型晶體管（MN1）的漏端與用于輸入電壓的第三輸入端口連接，所述第二N型晶體管（MN1）的柵端與用于輸入電壓的第四輸入端口連接，所述P型晶體管（MP0）的漏端、所述第一N型晶體管(MN0)的漏端、第二N型晶體管（MN1）的源端和用于輸出電壓的字線輸出端口連接在一起；

進(jìn)行擦除操作時：

在所述第一輸入端口施加-9V到-7V之間的電壓；在所述第四輸入端口施加1V到3V之間的電壓；

當(dāng)所述字線驅(qū)動裝置對應(yīng)的字處于選中狀態(tài)時，將所述第二輸入端口浮空，在所述第三輸入端口施加-9V到-7V之間的電壓；

當(dāng)所述字線驅(qū)動裝置對應(yīng)的字處于未選中狀態(tài)時，在所述第二輸入端口施加4V到6V之間的電壓，將所述第三輸入端口浮空。

進(jìn)一步地，進(jìn)行讀取操作時：

將所述第一輸入端口接地；在所述第四輸入端口施加4V到6V之間的電壓；