[發明專利]嵌埋有電子組件的線路板結構及其制法

無效

• 申請號: 201310076764.4
• 申請日: 2013-03-11
• 公開（公告）號: CN104051405A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 王道子;陳志榮
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H01L21/60
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種線路板結構及其制法，尤指一種嵌埋有電子組件的線路板結構及其制法。

背景技術

隨著半導體封裝技術的演進，除傳統打線式(wire?bonding)及覆晶(flip?chip)的半導體封裝技術外，目前半導體裝置(semiconductor?device)已開發出不同的封裝型態，例如直接在一封裝基板(package?substrate)中嵌埋并電性整合一電子組件，此種封裝件能縮減整體線路板結構的體積并提升電性功能，遂成為一種封裝的趨勢。

圖1A至圖1G所示者，為現有的嵌埋有電子組件的線路板結構及其制法的剖視圖。

如圖1A所示，提供一具有相對的第一表面10a與第二表面10b、及貫穿該第一表面10a與第二表面10b的開口100的基板10。

如圖1B所示，于該第二表面10b上設置封蓋該開口100一端的粘著片11。

如圖1C所示，于該第一表面10a上設置定位框體12，以定位該基板10。

如圖1D所示，于該粘著片11上與該開口100中設置電子組件13，該電子組件13具有相對的第一作用面13a與第二作用面13b，該第一作用面13a與第二作用面13b上分別設有第一電極墊131a與第二電極墊131b，并使該第一作用面13a及其上的第一電極墊131a外露于該第一表面10a。

如圖1E所示，移除該粘著片11與定位框體12，并于該第一表面10a與第二表面10b上分別依序壓合第一介電層14a、第一金屬層15a與第二介電層14b、第二金屬層15b。

如圖1F所示，于該第一介電層14a與第二介電層14b中分別形成第一導電盲孔141a與第二導電盲孔141b，并圖案化該第一金屬層15a與第二金屬層15b，以分別形成第一線路層151a與第二線路層151b。

如圖1G所示，于該第一介電層14a與第二介電層14b上分別形成第一增層結構16a與第二增層結構16b。

然而，現有的嵌埋有電子組件的線路板結構僅能嵌埋單層的電子組件，且線路層的總層數為偶數，對多元功能性的電子產品的設計產生限制，且不易達到現今電子產品的輕、薄、短、小的需求，故通常僅能應用于低階（low?end）產品上。

因此，如何避免上述現有技術中的種種問題，實已成為目前亟欲解決的課題。

發明內容

有鑒于上述現有技術的缺點，本發明的主要目的在于提供一種嵌埋有電子組件的線路板結構及其制法，可有效增進線路板的設計靈活度。

本發明的嵌埋有電子組件的線路板結構包括：基板，其至少一表面上形成有第一線路層；第一介電層，其形成于該基板的該表面上，且具有多個外露該第一線路層的介電層開口；多個電子組件，其設于該等介電層開口中，且借由金屬接合物電性連接該第一線路層，部分該等電子組件直立地設于該介電層開口中，其余該等電子組件平放地設于該介電層開口中；第二介電層，其形成于該第一介電層與電子組件上，且具有多個外露該電子組件的介電層盲孔，對應外露該直立的電子組件的介電層盲孔的深度小于對應外露該平放的電子組件的介電層盲孔的深度；多個導電盲孔，其形成于該介電層盲孔中，對應該直立的電子組件的導電盲孔的深度小于對應該平放的電子組件的導電盲孔的深度；以及第二線路層，其形成于該第二介電層上，借由該導電盲孔使該第二線路層電性連接該電子組件。

本發明還提供一種嵌埋有電子組件的線路板結構的制法，其包括：于基板的至少一表面上形成第一介電層，該基板表面具有第一線路層，該第一介電層具有多個外露該第一線路層的介電層開口；將多個電子組件設置于該等介電層開口中，并令該等電子組件借由金屬接合物電性連接該第一線路層，部分該等電子組件直立地設置于該介電層開口中，其余該等電子組件平放地設置于該介電層開口中；以及于該第一介電層與電子組件上依序形成第二介電層、第二線路層及形成于該第二介電層中的多個導電盲孔，該第二線路層借由該導電盲孔電性連接該電子組件，對應該直立的電子組件的導電盲孔的深度小于對應該平放的電子組件的導電盲孔的深度。

由上可知，因為本發明可將多個各式各樣的電子組件個別垂直與水平方向地埋設在線路板中，且該等電子組件可彼此堆棧，所以本發明能夠達成并聯與串聯該等電子組件的效果，進而增進線路板的設計靈活度，滿足高復雜度、強功能性與客制化外形的產品的設計需求。

附圖說明

圖1A至圖1G所示者為現有的嵌埋有電子組件的線路板結構及其制法的剖視圖。