[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310074966.5
• 申請日: 2013-03-11
• 公開（公告）號: CN103311246B
• 公開（公告）日: 2018-08-10
• 發(fā)明（設計）人: 佐山弘和
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L29/06;H01L21/8234;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 馮玉清

提供一種具有高擊穿電壓并且實現對寄生雙極晶體管的作用的抑制的半導體器件以及制造該器件的方法。半導體器件中所包括的高擊穿電壓p溝道型晶體管具有在半導體襯底中且在所述半導體襯底中的p型區(qū)域的主表面?zhèn)龋ㄉ蟼龋┎贾玫牡谝籲型半導體層、以及在第一p型摻雜劑區(qū)域正下方布置為接觸所述第一n型半導體層的局部n型掩埋區(qū)域。

相關申請的交叉引用

2012年3月12日提交的日本專利申請No.2012-054170的公開內容，包括說明書、附圖和摘要，整體通過引用合并于此。

技術領域

本發(fā)明涉及半導體器件以及制造該器件的方法，更特別地，涉及一種可適用于具有高擊穿電壓晶體管的半導體器件的技術。

背景技術

例如，日本未審專利申請公開（JP-A）No.2008-4649（專利文獻1）中公開了一種在數十伏特的高電壓施加到其漏極區(qū)域的狀態(tài)下使用的MOSFET（金屬氧化物半導體場效應晶體管）。根據該公開，在半導體襯底與襯底上的半導體層之間形成掩埋層。為了掩埋層能夠抑制在垂直方向上（在上下方向上）產生的寄生雙極晶體管的作用，使與寄生晶體管的基極對應的掩埋層中的摻雜劑（雜質）的濃度足夠大。

【現有技術文獻】

【專利文獻】

【專利文獻1】日本未審專利申請公開No.2008-4649

發(fā)明內容

然而，除了形成其他區(qū)域的光掩模之外，需要使用單個光掩模（工作掩模）用于形成掩埋層。此外，通過外延生長來形成半導體層；因此，成本可能因使用光掩模和外延生長的步驟而增加。因此，本發(fā)明的一個目的是減小制造高擊穿電壓MOSFET時的成本，同時抑制寄生雙極晶體管的作用。

本發(fā)明的其它目的和新特征從說明書的描述和附圖而變得顯然。

根據本發(fā)明的第一方面，半導體器件中所包括的高擊穿電壓p溝道型晶體管具有布置在半導體襯底中且在（半導體襯底中的）p型區(qū)域的主表面?zhèn)龋ㄉ蟼龋┑牡谝籲型半導體層和布置在從其引出漏極區(qū)的第一p型摻雜劑區(qū)域正下方且被布置為接觸所述第一n型半導體層的局部n型掩埋區(qū)域。

根據本發(fā)明第二方面，用于制造具有高擊穿電壓p溝道型晶體管的半導體器件的方法包括：在半導體襯底內且在所述半導體襯底中的p型區(qū)域的主表面?zhèn)龋ㄉ蟼龋┬纬傻谝籲型半導體層；以及在從其引出漏極區(qū)域的第一p型摻雜劑區(qū)域的正下方形成局部n型掩埋區(qū)域以接觸所述第一n型半導體層。相同掩模用于進行形成所述第一p型摻雜劑區(qū)域的步驟和形成所述局部n型掩埋區(qū)域的步驟。

根據第一方面，所述局部n型掩埋區(qū)域增加了與寄生雙極晶體管的基極對應的區(qū)域的厚度，從而使得可以促進抑制所述寄生雙極晶體管的作用的有利效果。

根據第二方面，變得不必要使用額外的光掩模用于形成局部n型掩埋層。因此，可以減小半導體器件的制造成本。

附圖說明

圖1是根據本發(fā)明第一實施例的半導體器件的示意性平面視圖。

圖2是示出在第一實施例中形成圖1中的高擊穿電壓模擬I/O電路的區(qū)域中的MOSFET的配置和結構的示意性截面視圖。

圖3是示出圖2中的“III”所表示的區(qū)域的結構的一部分的示意性平面視圖，該部分是其中從該結構排除作為第一p型摻雜劑區(qū)域的p型摻雜劑區(qū)域PR的部分。

圖4是示出圖2中的“IV”表示的區(qū)域中的各摻雜劑濃度的濃度分布曲線圖。

圖5是示出在根據第一實施例的制造方法的第一步驟中圖2所示的區(qū)域的示意性截面視圖。

圖6是示出在根據第一實施例的制造方法的第二步驟中圖2所示的區(qū)域的示意性截面視圖。