[發明專利]半導體集成電路裝置的制造方法

無效

• 申請號: 201310065422.2
• 申請日: 2013-03-01
• 公開（公告）號: CN103295969A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 今井彰;巖松俊明;中江彰宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L21/762
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 謝麗娜;關兆輝

技術領域

本申請涉及半導體集成電路裝置(或半導體裝置)的制造方法，尤其涉及適用于具有SOI結構的裝置有效的技術。

背景技術

日本特開平10-303385號公報(專利文獻1)中公開了以下技術：在SOI基板的部分區域、即大容量器件(Bulk-Device)區域中，使硅基板露出，在該大容量器件區域形成DRAM(Dynamic?Random?Access?Memory/動態隨機存取存儲器)的存儲單元區域，在未露出硅基板的區域、即SOI器件(SOI?Device)區域中，形成邏輯區域。

日本特開2007-184549號公報(專利文獻2)中公開了以下技術：在由單晶硅基板等形成具有大容量器件區域和器件區域的器件的情況下，在應成為基底氧化膜的空洞部分埋入絕緣膜時，同時埋入元件分離絕緣膜。

日本特開2004-47844號公報(專利文獻3)中公開了以下技術：在SOI基板的大容量器件區域中，使硅基板露出，在該區域生長外延硅層后，形成STI(Shallow?Trench?Isolation/淺溝槽隔離)區域。

國際公開第二001/67509號小冊子(專利文獻4)、或與其對應的美國專利第7005755號公報(專利文獻5)中公開了以下技術：在SOI基板的去除了SOI層及BOX層的部分，形成圖案重疊用的對齊標記。

日本特開平7-211610號公報(專利文獻6)公開了以下技術：在SOI基板上形成圖案重疊用的對齊標記時，去除SOI層及BOX層，蝕刻基底的基板，從而形成標記。

專利文獻1：日本特開平10-303385號公報

專利文獻2：日本特開2007-184549號公報

專利文獻3：日本特開2004-47844號公報

專利文獻4：國際公開第二001/67509號小冊子

專利文獻5：美國專利第7005755號公報

專利文獻6：日本特開平7-211610號公報

發明內容

在SOI基板上具有SOI器件區域及大容量器件區域的混合型SOI半導體集成電路裝置中，一般情況下，在形成了STI(Shallow?Trench?Isolation/淺溝槽隔離)絕緣膜后，在應成為大容量器件區域的區域中，去除SOI層及BOX層。但是，在這種工藝中，在大容量器件區域內，STI絕緣膜的上表面和半導體基板上表面之間的階梯差變得明顯。

以下對用于解決該問題的手段等進行說明，而其他問題及新的特征通過本說明書的記載及附圖而變得明確。

對本申請所公開的實施方式中代表性的實施方式的概要進行簡單說明如下。

即，本發明的一個實施方式的概要是一種在SOI型半導體晶圓上形成SOI器件區域和大容量器件區域的半導體集成電路裝置的制造方法，其中，先進行大容量器件區域中的BOX層及SOI層的去除，之后在兩個區域中形成STI區域。其中，在SOI器件區域中，STI區域形成為貫通BOX層。

對通過本申請所公開的實施方式中的代表性的實施方式獲得的效果進行簡單說明如下。

即，在SOI型半導體晶圓上形成SOI器件區域和大容量器件區域的半導體集成電路裝置的制造方法中，先進行大容量器件區域中的BOX層及SOI層的去除，之后在兩個區域中形成STI區域，在SOI器件區域中，STI區域形成為貫通BOX層。因此，可提供一種階梯差小、適于細微器件的元件分離結構。

附圖說明

圖1是用于說明本申請的一個實施方式的半導體集成電路裝置的制造方法(BOX層&SOI層去除在先工藝)中的晶圓工藝的主要部分的、晶圓內部區域及晶圓周邊區域的截面圖(SOI晶圓導入工序)。

圖2是用于說明本申請的一個實施方式的半導體集成電路裝置的制造方法(BOX層&SOI層去除在先工藝)中的晶圓工藝的主要部分的、晶圓內部區域及晶圓周邊區域的截面圖(大容量器件區域等BOX層&SOI層去除工序)。

圖3是用于說明本申請的一個實施方式的半導體集成電路裝置的制造方法(BOX層&SOI層去除在先工藝)中的晶圓工藝的主要部分的、晶圓內部區域及晶圓周邊區域的截面圖(溝槽形成用抗蝕圖形成工序)。

圖4是用于說明本申請的一個實施方式的半導體集成電路裝置的制造方法(BOX層&SOI層去除在先工藝)中的晶圓工藝的主要部分的、晶圓內部區域及晶圓周邊區域的截面圖(STI絕緣膜埋入工序)。