[發明專利]半導體器件

有效

• 申請號: 201310059385.4
• 申請日: 2013-02-20
• 公開（公告）號: CN103296001B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 舟根圣忠
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 陳偉

技術領域

本發明適用于如內置了SRAM(Static Random Access Memory：靜態隨機存取存儲器)的半導體器件。

背景技術

隨著半導體器件的細微化，將使半導體器件越來越難于滿足電源電壓的降低及電源EM(electro migration：電遷移)等基準。應對半導體器件細微化的方法已知的有追加電源端子及追加電源過孔的方法，但是這兩種方法都有可能降低半導體器件的布線性。

在專利文獻1(日本特開2001-36049號公報)中，公開了與上述有關的半導體存儲器件的技術。所述半導體存儲器件具有多個MIS晶體管、主位線、副位線、第1開關元件、第1源極線、第2源極線以及字線等。其中，多個MIS晶體管分別具有浮柵及控制柵、源極以及漏極。在多個MIS晶體管的多個組的每一個上設置有副位線。第1開關元件選擇性地將副位線連接到主位線上。第1源極線共同連接于多個組中的多個MIS晶體管的源極上。第2源極線共同連接于沒被第1源極線連接的組中的多個MIS晶體管的源極上。字線將一個組中的多個MIS晶體管的控制柵的一個與其他組中的多個MIS晶體管的控制柵的一個進行連接。與多個MIS晶體管的控制柵連接的字線具有第1布線和第2布線，其中，所述多個MIS晶體管的控制柵包括與第1源極線連接的源極。其中，第1布線由第1非金屬導電體構成。第2布線配置在與由金屬構成的第1布線不同的層上且與第1布線連接。與多個MIS晶體管的控制柵連接的字線包括第1層布線，其中，所述多個MIS晶體管的控制柵包括與第2源極線連接的源極。第1源極線及副位線由第2非金屬導電體構成。第2源極線由金屬構成。

專利文獻2(日本特開2008-227130號公報)中公開了一種半導體集成電路的相關技術。所述半導體集成電路中配置有多個標準單元電路。所述半導體集成電路具有第1單元電源配線、第2單元電源配線、第1上層電源配線及第2上層電源配線。其中，第1單元電源配線沿著一個方向延伸，并向多個標準單元供給電流。第2單元電源配線與第1單元電源配線平行配置并向多個標準單元供給電流。第1上層電源配線配置在第1及第2單元電源配線的上層，且與第1及第2單元電源配線垂直配線，并經由過孔與第1單元電源配線連接。第2上層電源配線配置在第1及第2單元電源配線的上層，且與第1及第2單元電源配線垂直配線，并經由過孔與第2單元電源配線連接。在與第1上層電源配線重疊的區域且包括配置有連接第1單元電源配線和第1上層電源配線的過孔的區域中，第1單元電源配線具有比不與第1及第2上層電源配線重疊的區域的寬度更大的第1寬度。

專利文獻3(日本特開2009-49034號公報)中公開了一種半導體器件的相關技術。所述半導體器件具有層間絕緣膜、下側布線層、上側布線層及導通孔。其中，下側布線層配置在層間絕緣膜的下側。上側布線層配置在層間絕緣膜的上側。導通孔貫通層間絕緣膜并將屬于下側布線層的配線和屬于上側布線層的配線進行電連接。所述半導體器件具有如下特征：即設有多條布線及接觸區域。其中，所述多條布線在下側布線層中沿著規定的方向延伸。接觸區域至少由兩條布線部分連接而形成，并與導通孔接觸。位于多條布線中相互鄰接的布線之間的第一層間絕緣膜上具有空穴。而位于接觸區域中與導通孔的接觸部分和與接觸區域鄰接的布線之間的第二層間絕緣膜則不存在空穴。

專利文獻4(日本特開2011-14637號公報)中公開了一種半導體器件的相關技術。所述半導體器件具有第1及第2布線、第3及第4布線、第5布線、第1接觸導體及第2接觸導體。其中，第1及第2布線設在第1布線層上，并沿著第1方向平行延伸。第3及第4布線設在第2布線層上，并沿著與第1方向交叉的第2方向平行延伸。第5布線設在第1布線層和第2布線層之間的第3布線層上。第1接觸導體將第1布線和第3布線進行連接。第2接觸導體將第2布線和第4布線進行連接。而且，第1及第2接觸導體配置在第1方向上。

專利文獻1 日本特開2001-36049號公報

專利文獻2 日本特開2008-227130號公報

專利文獻3 日本特開2009-49034號公報

專利文獻4 日本特開2011-14637號公報

發明內容

本發明欲解決的課題是在無需降低半導體器件布線性的前提下如何強化電源類布線。本發明的其他課題及新特征將通過本專利申請書的說明書部分及附圖進行詳細說明。