[發明專利]半導體器件的制造方法

無效

• 申請號: 201310059179.3
• 申請日: 2013-02-26
• 公開（公告）號: CN104008973A
• 公開（公告）日: 2014-08-27
• 發明（設計）人: 唐兆云;閆江
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 蔡純

技術領域

本發明涉及半導體技術，更具體地涉及采用后柵工藝制造半導體器件的方法。

背景技術

集成電路的發展趨勢是晶體管的尺寸的按比例縮小，這將導致公知的短溝道效應。近年來提出了超薄SOI晶體管，在超薄SOI晶片的頂部半導體中形成的溝道區完全耗盡，從而實現了對短溝道效應的良好控制。

如圖21所示，常規的超薄SOI晶體管形成在包含底部襯底11、絕緣掩埋層(BOX)12、半導體層13的SOI晶片上，包括在半導體層中形成的溝道區，在溝道區上方形成的包括柵極電介質14和柵極導體15的柵極，在柵極側面形成的側墻16、以及抬高的源/漏區(RSD)17a、17b。

在上述超薄SOI晶體管中，RSD減小了源/漏電阻并使得柵-源和柵-漏寄生電容最小化。此外，在源/漏區上方形成硅化物時，RSD提供了足夠的Si參與硅化，避免源/漏區的Si在硅化中完全消耗掉。

然而，由于使用超薄SOI晶片，超薄SOI晶體管的價格昂貴。此外，RSD的形成包括在形成柵極以及在柵極側面形成側墻之后，對超薄SOI晶片的半導體層進行預清潔并在其上外延生長硅層，這導致制造晶體管的工藝復雜化以及成品率低，這進一步導致制造成本升高。

發明內容

本發明的目的是提供一種可以改善溝道控制的制造半導體器件的方法。

根據本發明的一方面，提供一種制造半導體器件的方法，包括：在半導體層中形成柵極開口；在柵極開口中形成犧牲柵；在半導體層的鄰近柵極開口的部分中形成源區和漏區；去除犧牲柵；在柵極開口中形成包括替代柵介質層和替代柵導體層的柵堆疊；以及在源區和漏區的頂部形成硅化物，其中，柵極開口用于限定半導體層的提供溝道區的部分的厚度。

根據本發明的半導體器件可以利用柵極開口減小溝道區的厚度，從而改善溝道控制。柵極開口限定溝道區的頂部表面。在優選的實施例中，利用與源區和漏區的摻雜劑類型相反的摻雜劑在半導體層下方形成阱區以限定溝道區的底部表面。由于源區和漏區形成在半導體層的鄰近柵極開口的部分中，因此源區和漏區仍然保持較大的厚度及較小的寄生電阻。本發明不必采用附加的外延生長形成抬高的源區和漏區，從而可以降低制造成本。

在硅化之前形成柵堆疊使得可以獲得高質量的替代柵介質層，從而減小半導體器件在不同批次中的性能波動。

附圖說明

圖1-15是示出了根據本發明的方法的第一實施例制造半導體器件的各個階段的半導體結構的示意圖，各個截面圖均沿著溝道的縱向方向截取。

圖16-18是示出了根據本發明的方法的第二實施例制造半導體器件的一部分階段的半導體結構的示意圖，各個截面圖均沿著溝道的縱向方向截取。

圖19-20是示出了根據本發明的方法的第三實施例制造半導體器件的一部分階段的半導體結構的示意圖，各個截面圖均沿著溝道的縱向方向截取。

圖21示出了根據現有技術的超薄SOI晶體管的結構示意圖。

具體實施方式

以下將參照附圖更詳細地描述本發明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。

為了簡明起見，可以在一幅圖中描述經過數個步驟后獲得的半導體結構。

應當理解，在描述器件的結構時，當將一層、一個區域稱為位于另一層、另一個區域“上面”或“上方”時，可以指直接位于另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。并且，如果將器件翻轉，該一層、一個區域將位于另一層、另一個區域“下面”或“下方”。

如果為了描述直接位于另一層、另一個區域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。

在本申請中，術語“半導體結構”指在制造半導體器件的各個步驟中形成的整個半導體結構的統稱，包括已經形成的所有層或區域；術語“溝道區的縱向方向”指從源區到漏區和方向，或相反的方向；術語“溝道區的橫向方向”在與半導體襯底的主表面平行的平面內與溝道區的縱向方向垂直的方向。

在下文中描述了本發明的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。