[發(fā)明專利]時鐘發(fā)生電路和包括時鐘發(fā)生電路的半導(dǎo)體裝置

有效

• 申請?zhí)枺?/td>: 201310057907.7
• 申請日: 2013-02-25
• 公開（公告）號: CN103516359B
• 公開（公告）日: 2018-02-06
• 發(fā)明（設(shè)計）人: 張在旻;金龍珠;權(quán)大韓;崔海郎
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363
• 代理人: 俞波,周曉雨

相關(guān)申請的交叉引用

本申請要求2012年6月27日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2012-0069385的韓國專利申請的優(yōu)先權(quán)，其全部分內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明總體而言涉及一種半導(dǎo)體裝置，更具體而言涉及一種半導(dǎo)體裝置的時鐘發(fā)生電路。

背景技術(shù)

一般而言，包括存儲器的半導(dǎo)體裝置與時鐘同步地執(zhí)行操作。因此，在同步型半導(dǎo)體裝置中，輸入數(shù)據(jù)和輸出數(shù)據(jù)應(yīng)準(zhǔn)確地與外部時鐘同步。半導(dǎo)體裝置接收外部時鐘、將外部時鐘轉(zhuǎn)換成內(nèi)部時鐘，并且使用轉(zhuǎn)換的內(nèi)部時鐘。然而，在經(jīng)由時鐘緩沖器和傳輸線傳送內(nèi)部時鐘時，在內(nèi)部時鐘與外部時鐘之間產(chǎn)生相位差。因此，為了補償相位差，半導(dǎo)體裝置通常包括鎖相環(huán)或延遲鎖定環(huán)。

延遲鎖定環(huán)可以通過補償內(nèi)部時鐘與外部時鐘之間產(chǎn)生的相位差來增加有效的數(shù)據(jù)輸出周期。延遲鎖定環(huán)使內(nèi)部時鐘的相位以預(yù)定時間領(lǐng)先于外部時鐘的相位，使得輸出數(shù)據(jù)可以通過與外部時鐘同步而輸出。

圖1是示意性地示出現(xiàn)有延遲鎖定環(huán)10的配置的框圖。在圖1中，延遲鎖定環(huán)10包括延遲線11、延遲模型化塊12、相位檢測塊13、更新信號發(fā)生塊14、延遲線控制塊15和時鐘驅(qū)動器16。延遲線11接收輸入時鐘CLKI并且產(chǎn)生延遲時鐘CLKD。延遲線11將輸入時鐘CLKI延遲由延遲線控制塊15設(shè)定的值。延遲模型化塊12將延遲時鐘CLKD延遲一模型化的延遲值并且產(chǎn)生反饋時鐘CLKF。相位檢測塊13比較輸入時鐘CLKI的相位與反饋時鐘CLKF的相位，并且產(chǎn)生檢測信號DET。更新信號發(fā)生塊14接收檢測信號DET并且產(chǎn)生更新信號VALID。延遲線控制塊15接收更新信號VALID并且可以更新延遲線11的延遲值。時鐘驅(qū)動器16接收延遲時鐘CLKD，并且產(chǎn)生第一輸出時鐘RCLK_DLL和第二輸出時鐘FCLK_DLL。

在輸入時鐘CLKI與反饋時鐘CLKF之間的相位差大的情況下，延遲鎖定環(huán)10應(yīng)通過多次操作來更新延遲線11的延遲值，因此，用于產(chǎn)生輸出時鐘RCLK_DLL和FCLK_DLL的延遲鎖定操作時間變長。

發(fā)明內(nèi)容

本發(fā)明提供一種能夠連續(xù)多次執(zhí)行用于設(shè)定延遲線的延遲量的更新操作的時鐘發(fā)生電路以及包括上述時鐘發(fā)生電路的半導(dǎo)體裝置。

在一個實施例中，一種時鐘發(fā)生電路包括：延遲線，所述延遲線被配置成延遲輸入時鐘并且產(chǎn)生延遲時鐘；延遲模型化塊，所述延遲模型化塊被配置成將延遲時鐘延遲一模型化的延遲值，并且產(chǎn)生反饋時鐘；相位檢測塊，所述相位檢測塊被配置成將輸入時鐘的相位與反饋時鐘的相位進(jìn)行比較并且產(chǎn)生相位信息，以及量化輸入時鐘與反饋時鐘之間的相位差以產(chǎn)生相位碼；多次更新信號發(fā)生塊，所述多次更新信號發(fā)生塊被配置成響應(yīng)于相位碼而產(chǎn)生多次更新信號；以及延遲線控制塊，所述延遲線控制塊被配置成響應(yīng)于多次更新信號和相位信息來改變延遲線的延遲量。

在一個實施例中，一種半導(dǎo)體裝置包括：時鐘緩沖器，所述時鐘緩沖器被配置成緩沖外部時鐘并且產(chǎn)生輸入時鐘；延遲線，所述延遲線被配置成延遲輸入時鐘并且產(chǎn)生延遲時鐘；延遲模型化塊，所述延遲模型化塊被配置成將延遲時鐘延遲一模型化的延遲值，并且產(chǎn)生反饋時鐘；相位檢測塊，所述相位檢測塊被配置成比較輸入時鐘的相位與反饋時鐘的相位并產(chǎn)生相位信息，以及量化輸入時鐘與反饋時鐘之間的相位差并產(chǎn)生相位碼；多次更新信號發(fā)生塊，所述多次更新信號發(fā)生塊被配置成響應(yīng)于相位碼而產(chǎn)生多次更新信號；延遲線控制塊，所述延遲線控制塊被配置成響應(yīng)于多次更新信號和相位信息而改變延遲線的延遲量；以及時鐘驅(qū)動器，所述時鐘驅(qū)動器被配置成緩沖延遲時鐘，并且將輸出時鐘提供給時鐘同步的電路。

附圖說明

將結(jié)合附圖說明特征、方面和實施例，其中：

圖1是示意性地示出現(xiàn)有延遲鎖定環(huán)的配置的框圖。

圖2是示意性地示出根據(jù)一個實施例的時鐘發(fā)生電路的配置的框圖。

圖3是示出圖2的相位檢測塊的一個實施例的配置的框圖。

圖4是示出圖3的第一相位混合部分和第二相位混合部分以及第一相位比較部分和第二相位比較部分的配置的框圖。

圖5是示出圖2的多次更新信號發(fā)生塊的配置的框圖。

圖6是示出圖2的延遲線控制塊的一個實施例的配置的框圖。

圖7是示出根據(jù)一個實施例的半導(dǎo)體裝置的配置的框圖。

具體實施方式

在下文中，將結(jié)合附圖通過各種實施例來描述根據(jù)各種實施例的時鐘發(fā)生電路和包括時鐘發(fā)生電路的半導(dǎo)體裝置。