[發明專利]一種集成電路互連線寄生電容的建模方法

有效

• 申請號: 201310057370.4
• 申請日: 2013-02-22
• 公開（公告）號: CN103164572A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 屈慧;徐小宇
• 申請（專利權）人: 中國科學院電工研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京科迪生專利代理有限責任公司 11251
• 代理人: 關玲

技術領域

本發明涉及一種集成電路設計方法，特別涉及一種互連線寄生電容模式庫的建立方法。背景技術

近些年，由于集成電路中互連線寄生參數對電路信號的完整性和可靠性等方面的巨大影響，使得人們不得不重視對互連線寄生參數的精確提取。寄生參數提取早期使用的解析方法只適合于一些非常簡單的結構，隨著互連結構的日益復雜以及越來越高的求解精度要求，直接場求解成為一種有效的方法。但對于龐大的互連結構，全部都用場來直接求解，高昂的時間花費顯然行不通，所以，建立模式庫的方法一直被采用至今。模式庫中包含很多模型，每一種模型對應一種常用的結構，電路特性校驗時，便用這些模型計算真實互連線的寄生參數。目前，因為互連線規模越來越大，互連線復雜程度越來越高，互連模式庫的模型數量急劇增大，再加上工藝變化，使導體形狀偏離設計尺寸，給模式庫的建立增加了難度，花較少的時間建立高精度的模型一直是人們的追求目標，而在當前顯得更為重要。

電容模型有兩種存在形式：插值表格和近似的解析表達式。如果插值點足夠多，這種方法會有較高的精度，因為每個插值點都需要進行一次場的計算或者一次實驗測試，所以插值點多意味著要進行更多次計算或測試，而且，存儲很多的插值點需要占用很多內存。解析表達式則非常簡練，對設計人員和版面設計工具而言都很方便，但是，在較短的時間限制下，得到比較準確的表達式并非易事。

隨著導線厚寬比的增加，特征尺寸的縮小，以前的表達式精度不再能滿足要求，而且，針對每一種工藝，都要重新建模，純粹的經驗公式顯然不可行了。從檢索到的文獻可以看出，目前，大部分電容模型都是以電場分布為基礎，分解成若干分量，然后找出電通量與幾何參數之間的關系，只不過這個關系一開始比較簡單，近似程度差一些，后來采用了更復雜的關系式，模擬的更接近了一些，很大程度上依賴于建模人的經驗。但對于新一代工藝，尺寸更小，原來的近似關系誤差就會增大，建模更加困難。如何在較短的時間之內建立寄生參數模式庫成為集成電路設計中的重要一環。

發明內容

本發明的目的是克服現有技術的缺點，提供一種集成電路互連線寄生電容建模的方法。本發明可在較短的時間內，以表達式的形式建立互連線寄生電容模式庫，為集成電路后端設計中的電路特性校驗提供可靠的支持，最終達到提高產品可靠性和縮短產品上市周期的目的。

本發明集成電路互連線寄生電容的建模方法的步驟如下：

針對一個給定的互連線結構，用有限元法求其寄生電容的一階、二階敏感度，建立對應的二階寄生電容基礎表達式，并用該二階寄生電容基礎表達式計算設計尺寸參數有效范圍內若干計算點的寄生電容初值，再用有限元場求解器直接計算出所述計算點的寄生電容值，把兩次計算得到的相同計算點的兩個電容值相減，得到相應的一系列誤差值，用所述的誤差值擬合出一個誤差修正表達式，把此誤差修正表達式疊加到之前得到的二階寄生電容基礎表達式上，最終得到該互連線結構的寄生電容表達式。

所述的給定的互連線結構可以在互連線寄生電容模式庫中選取其中的任何一個互連線結構。

所述的互連線結構寄生電容表達式的建模方法包括以下四個步驟：

1、選取互連線寄生電容模式庫中的一個互連線結構，建立其二階寄生電容基礎表達式。在設計尺寸參數p₁,p₂,p₃,…所要求范圍的額定點（p₁₀,p₂₀,p₃₀,…）上用有限元場求解器直接計算一個電容值作為C₀，在該額定點上用有限元局部Jacobian矩陣求導數的方法計算寄生電容對各設計尺寸參數的一階導數和二階導數從而得到該互連線結構二階寄生電容基礎表達式：