[發(fā)明專利]電路裝置、形成電路裝置的方法和用于完整性檢查的方法有效
| 申請?zhí)枺?/td> | 201310056767.1 | 申請日： | 2013-02-22 |
| 公開（公告）號： | CN103309777A | 公開（公告）日： | 2013-09-18 |
| 發(fā)明（設(shè)計）人： | W.富特納 | 申請（專利權(quán)）人： | 英飛凌科技奧地利有限公司 |
| 主分類號： | G06F11/22 | 分類號： | G06F11/22 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 胡莉莉;盧江 |
| 地址： | 奧地利*** | 國省代碼： | 奧地利;AT |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 電路 裝置 形成 方法 用于 完整性 檢查 | ||
1.一種電路裝置，其包括：
處理器；
存儲電路，所述存儲電路被連接到處理器，其中處理器被配置為訪問存儲電路；
阻塞電路，所述阻塞電路被配置為生成阻止處理器訪問存儲電路的一個或多個隨機等待狀態(tài)信號；以及
完整性檢查電路，所述完整性檢查電路被配置為在一個或多個隨機等待狀態(tài)信號的等待狀態(tài)周期期間檢查存儲電路。
2.根據(jù)權(quán)利要求1所述的電路裝置，
其中，阻塞電路被配置為生成一個或多個隨機等待狀態(tài)信號，所述一個或多個隨機等待狀態(tài)信號在其中處理器被阻止訪問存儲電路的等待狀態(tài)周期期間觸發(fā)完整性檢查電路檢查存儲電路。
3.根據(jù)權(quán)利要求1所述的電路裝置，
其中，處理器被配置為執(zhí)行至少一個加密算法。
4.根據(jù)權(quán)利要求3所述的電路裝置，
其中，處理器被配置為執(zhí)行來自下面的加密算法組中的至少一個加密算法，所述組包括：認證算法、密碼算法；以及散列函數(shù)算法。
5.根據(jù)權(quán)利要求3所述的電路裝置，
其中，處理器被配置為執(zhí)行來自下面的密碼算法組中的至少一個密碼算法，所述組包括：對稱的密碼算法；以及非對稱的密碼算法。
6.根據(jù)權(quán)利要求3所述的電路裝置，
其中，處理器被配置為執(zhí)行分組密碼算法。
7.根據(jù)權(quán)利要求5所述的電路裝置，
其中，處理器被配置為執(zhí)行對稱分組密碼算法。
8.根據(jù)權(quán)利要求1所述的電路裝置，
其中，處理器被配置為執(zhí)行至少一個加密算法，并且被配置為生成涉及至少一個加密算法的執(zhí)行屬性的相關(guān)聯(lián)的信號；并且
其中，阻塞電路被配置為生成改變相關(guān)聯(lián)的信號的一個或多個隨機等待狀態(tài)信號。
9.根據(jù)權(quán)利要求8所述的電路裝置，
其中，相關(guān)聯(lián)的信號包括來自下面的信息類型組中的至少一個類型的信息，所述組包括：定時信息、功率消耗信息、電磁輻射信息。
10.根據(jù)權(quán)利要求1所述的電路裝置，
其中，阻塞電路被配置為在通過處理器執(zhí)行指令期間生成一個或多個隨機生成的等待狀態(tài)信號，所述一個或多個隨機生成的等待狀態(tài)信號暫停通過處理器對指令的執(zhí)行。
11.根據(jù)權(quán)利要求1所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行對存儲電路中的預(yù)定的存儲器數(shù)據(jù)集的完整性檢查。
12.根據(jù)權(quán)利要求1所述的電路裝置，進一步包括：
只讀存儲電路，所述只讀存儲電路被配置為存儲一個或多個完整性檢查指令。
13.根據(jù)權(quán)利要求1所述的電路裝置，
其中，完整性檢查電路被配置為接收包括存儲器數(shù)據(jù)集和要被檢查的存儲器數(shù)據(jù)的位置的一個或多個完整性檢查指令。
14.根據(jù)權(quán)利要求1所述的電路裝置，
其中，完整性檢查電路被配置為在隨機生成的等待狀態(tài)期間執(zhí)行對存儲電路中的存儲器數(shù)據(jù)的完整性檢查，在所述隨機生成的等待狀態(tài)期間暫停通過處理器對指令的執(zhí)行。
15.根據(jù)權(quán)利要求1所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行算法，以確定存儲電路中的存儲器數(shù)據(jù)的狀態(tài)。
16.根據(jù)權(quán)利要求15所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行來自下面的算法組中的至少一個算法，所述組包括：密碼算法；以及散列函數(shù)算法。
17.根據(jù)權(quán)利要求15所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行分組密碼算法。
18.根據(jù)權(quán)利要求15所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行來自下面的密碼算法組中的至少一個密碼算法，所述組包括：秘密密鑰密碼算法；以及公鑰密碼算法。
19.根據(jù)權(quán)利要求16所述的電路裝置，
其中，完整性檢查電路被配置為執(zhí)行對稱分組密碼算法。
20.根據(jù)權(quán)利要求15所述的電路裝置，
其中，完整性檢查電路被配置為確定存儲電路中的存儲器數(shù)據(jù)的狀態(tài)是否與參考狀態(tài)值相匹配。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英飛凌科技奧地利有限公司，未經(jīng)英飛凌科技奧地利有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310056767.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
