[發明專利]非易失性半導體存儲設備

有效

• 申請號: 201310056257.4
• 申請日: 2013-02-19
• 公開（公告）號: CN103632718B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 市毛正之
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 高青

技術領域

本說明書中所描述的實施方式涉及非易失性半導體存儲設備。

背景技術

近年來，作為充當大容量數據存儲介質的文件存儲器的一種候選，采用電阻變化元件的存儲器已經受到了關注。作為用于瞄準采用這種電阻變化存儲器的大容量儲存器的通用配置的一個例子，提議采用交叉點類型單元結構的一種方法，其中在相交的位線和字線的交叉點處形成存儲器單元。

這種交叉點類型配置的特征在于其配置性元件通常很簡單。而且，與傳統的存儲器單元相比，在這種交叉點類型配置中，小型化很容易，具有位于陣列中的存儲器單元的單元陣列的存儲密度可以增加，而且，進一步在縱向方向上采用堆疊結構使得存儲器容量密度顯著增加。因此，這種交叉點類型配置具有能夠容易地提高存儲器單元陣列的集成度的優點。

在這種交叉點類型的電阻變化存儲器中，為了實現更大的容量，存儲器單元陣列必須更大。在這種情況下，它面對一些問題，諸如缺陷救援效率的降級、缺陷救援替換的降級、存儲器單元陣列中的運行容限的降級和由于壓降等造成的運行性能容限的降級。因此，在簡單地通過單個陣列配置來實現更大容量方面存在許多問題。

因此，提議把存儲器單元陣列分成多個存儲器陣列以減輕這些不利影響。這種被劃分的陣列的最小單元在這里假定被稱為“存儲器墊”。當多個存儲器墊以這種方式存在于存儲器單元陣列中時，鏈接在存儲器墊之間的布線線路和用于控制這些布線線路的控制系統電路成為必需的。此時，需要在每個存儲器墊中的本地布線線路和分布在多個存儲器墊當中的全局布線線路之間切換連接。有一個問題是對應于用于這種類型的切換的電路和對應于其控制電路的電路面積增加了，導致芯片面積的增加，這又導致晶片上的芯片產量的降低。

發明內容

本發明的實施方式實現了能夠減小電路面積的非易失性半導體存儲設備。

以下描述的根據一種實施方式的非易失性半導體存儲設備包括配置成具有布置在其中的多個存儲器墊的存儲器單元陣列，每個存儲器墊具有在其中位于第一條線和第二條線的交點處的存儲器單元，所述存儲器單元包括第一可變電阻元件。第三條線延伸穿過所述多個存儲器墊。第二可變電阻元件連接在第三條線和所述多個存儲器墊中的每個存儲器墊的第二條線之間。

通過該實施方式，可以實現電路面積的減小。

附圖說明

圖1是示出根據第一種實施方式的非易失性半導體存儲設備的總體配置的框圖。

圖2是示出存儲器單元陣列11的一部分的配置的立體圖。

圖3是示出存儲器單元MC的配置的截面圖。

圖4是示出第一種實施方式的非易失性半導體存儲設備中的存儲器單元陣列11的配置的等效電路圖。

圖5是示出根據第二種實施方式的非易失性半導體存儲設備中的存儲器單元陣列11的配置的示意圖。

圖6是示出第二種實施方式的非易失性半導體存儲設備中的存儲器單元陣列11的配置的等效電路圖。

圖7是示出根據第三種實施方式的非易失性半導體存儲設備的總體配置的框圖。

圖8是示出第三種實施方式的非易失性半導體存儲設備中的存儲器單元陣列11的配置的等效電路圖。

圖9是示出第一種實施方式的變型例的非易失性半導體存儲設備中的存儲器單元陣列11的配置的等效電路圖。

具體實施方式

以下參考附圖具體描述根據本發明實施方式的非易失性半導體存儲設備。

[第一種實施方式]

[總體配置]

圖1是根據第一種實施方式的非易失性存儲器的框圖。

這種非易失性存儲器包括存儲器單元陣列11。存儲器單元陣列11由多個存儲器墊MAT1~MATn配置成。

單個存儲器墊MATi配置成具有在其中布置在矩陣中的多個存儲器單元MC。存儲器單元MC位于多條本地位線LBL和多條字線WL的交點處。注意，每個存儲器墊MAT還包括與本地位線LBL正交并與字線WL平行延伸的選通線SGL。

此外，全局位線GBL布置成穿過這些多個存儲器墊MAT1~MATn。稍后描述全局位線GBL和本地位線LBL之間的連接關系。

列控制電路12連接到全局位線GBL。列控制電路12控制全局位線GBL的電位，以執行存儲器單元MC的數據擦除、對存儲器單元MC的數據寫入和從存儲器單元MC的數據讀取。而且，行控制電路13連接到字線WL。行控制電路13用來控制字線WL和選通線SGL的電位。這些列控制電路12和行控制電路13配置用于執行對存儲器單元陣列11的數據讀取/寫入的數據讀取/寫入電路。