[發明專利]集成電路

有效

• 申請號: 201310053595.2
• 申請日: 2013-02-19
• 公開（公告）號: CN103996677A
• 公開（公告）日: 2014-08-20
• 發明（設計）人: 許嘉倫;鄧永佳
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/48
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 臧建明

1.一種集成電路，其特征在于，包括：

一第一高速信號輸入引腳，配置于該集成電路的一封裝上；

一第一共同節點，配置于該集成電路中，該第一共同節點直接電性耦接至該第一高速信號輸入引腳；

一第一高速信號輸出引腳，配置于該封裝上，該第一高速信號輸出引腳直接電性耦接至該第一共同節點；以及

一核心電路，配置于該集成電路中，該核心電路的一第一高速信號輸入端直接電性耦接至該第一共同節點。

2.根據權利要求1所述的集成電路，其特征在于，該核心電路包括：

一第一輸入緩沖器，其輸入端耦接至該核心電路的該第一高速信號輸入端。

3.根據權利要求1所述的集成電路，其特征在于，該核心電路通過該第一高速信號輸入引腳接收一電路板上一總線的一高速信號。

4.根據權利要求1所述的集成電路，其特征在于，該集成電路外部的一信號源通過該第一高速信號輸入引腳、該第一共同節點與該第一高速信號輸出引腳而將一高速信號傳輸至其他集成電路。

5.根據權利要求1所述的集成電路，其特征在于，若該第一高速信號輸入引腳至該第一共同節點之間的一第一高速信號線被配置在第n層導電層，第n層導電層至第n+1層導電層的距離為H，第n層導電層至第n-1層導電層的距離為H₁，該第一高速信號線的寬度為W，該第一高速信號線的高度為T，而該集成電路的介電常數為ε_r，則該第一高速信號線的特征阻抗Z₀為Z0=80ϵrLn[1.9(2H+T)0.8W+T](1-H4H1).]]>

6.根據權利要求1所述的集成電路，其特征在于，還包括

一第二高速信號輸入引腳，配置于該封裝上，其中該第一高速信號輸入引腳與該第二高速信號輸入引腳互為差分對；

一第二共同節點，配置于該集成電路中，該第二共同節點直接電性耦接至該第二高速信號輸入引腳；以及

一第二高速信號輸出引腳，配置于該封裝上，該第二高速信號輸出引腳直接電性耦接至該第二共同節點，其中該第一高速信號輸出引腳與該第二高速信號輸出引腳互為差分對；

其中該核心電路的一第二高速信號輸入端直接電性耦接至該第二共同節點。

7.根據權利要求6所述的集成電路，其特征在于，該核心電路包括：

一第一輸入緩沖器，其輸入端耦接至該核心電路的該第一高速信號輸入端；以及

一第二輸入緩沖器，其輸入端耦接至該核心電路的該第二高速信號輸入端。

8.根據權利要求6所述的集成電路，其特征在于，該核心電路通過該第一高速信號輸入引腳與該第二高速信號輸入引腳接收一電路板上一差分總線的一高速差分信號。

9.根據權利要求6所述的集成電路，其特征在于，該集成電路外部的一信號源通過該第一高速信號輸入引腳、該第一共同節點與該第一高速信號輸出引腳而將一高速差分信號的一第一端信號傳輸至其他集成電路，以及該信號源通過該第二高速信號輸入引腳、該第二共同節點與該第二高速信號輸出引腳而將該高速差分信號的一第二端信號傳輸至所述其他集成電路。

10.根據權利要求6所述的集成電路，其特征在于，若該第一高速信號輸入引腳至該第一共同節點之間的一第一高速信號線與該第二高速信號輸入引腳至該第二共同節點之間的一第二高速信號線均被配置在第n層導電層，第n-1層導電層至第n+1層導電層的距離為H₂，該第一高速信號線與該第二高速信號線的特征阻抗為Z₀，而該第一高速信號線與該第二高速信號線的距離為S，則該第一高速信號線與該第二高速信號線的差分特征阻抗Z_diff為Zdiff=2×Z0×(1-0.347×e-2.9×SH2).]]>