[發明專利]一種光電集成封裝結構的電性能優化設計方法

有效

• 申請號: 201310052926.0
• 申請日: 2013-02-19
• 公開（公告）號: CN103106310A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 葛羽屏;郭方敏;鄭正奇
• 申請（專利權）人: 華東師范大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海藍迪專利事務所 31215
• 代理人: 徐筱梅;張翔

技術領域

本發明涉及電子、電路設計技術領域，尤其是一種光電集成封裝結構的電性能優化設計方法。

背景技術

?近些年來，隨著集成電路的特征尺寸進入納米尺度，封裝結構的電性能對光電集成模塊和RF集成電路性能的影響也越來越大，封裝設計極大影響信號完整性，并可能使得電路在運行時失效。封裝結構電性能主要包括焊盤、引線電阻，引線間絕緣電阻，焊盤、引線間電容及負載電容，焊盤、引線電感等等，必須加以檢測與控制，準確和快速地估計封裝結構中的串擾效應影響。通過仿真手段對設計進行優化可減少封裝結構的雜散電感、電容和電阻以及由其產生的噪聲，降低成本。

封裝結構設計必須精確地找到并分析潛在的串擾噪聲源，并進行比較分析。值得一提的是，相比于傳輸環節，端口環節（如焊盤與過孔）對封裝結構電性能具有尤其重要的作用，這是由于除傳輸環節的串擾和損耗衰減外，焊盤與過孔是占絕大多數比重的噪聲源和反射源。因此焊盤通道串擾、信號串擾是信號完整性的關鍵。需要找到深入的研究方法對封裝結構中的焊盤、過孔電性能等關鍵參數進行等效模擬與優化設計。

盡管光電集成發展了有一段時間了，但是隨著封裝技術的進步，光電封裝正朝著小型化，多模塊集成，亦就是系統集成（SOP），甚至是系統與集成電路模塊直接集成（SIP）發展，迫切需要采用計算機輔助軟件設計封裝結構。盡管Cadence和POWERPCB軟件也開發了相應的封裝設計功能，但基本都是面對規模化的業界，對于處于研發階段光電集成或者RF集成，還遠遠不能跟上。只能完成引腳布局、布線和元器件參數定置，做些電路功能仿真，不能系統和準確地完成各頻率下串擾、噪聲等封裝性能的仿真量化、優化設計。通常研發人員只能通過公式進行手動計算來彌補這一缺陷。現有技術存在的問題是：運用公式公式進行手動計算的優化設計，工作量大，精度差，效率低。

發明內容

本發明的目的是針對現有技術的不足而設計的一種光電集成封裝結構的電性能優化設計方法，將HFSS軟件應用于封裝結構的電性能模擬，通過與EWB或POWERPCB軟件協同仿真，運算信號輸入端口對其它信號端口以及焊盤與過孔和輸出信號的影響，從而優化封裝結構的高頻電源地層情況，使串擾與信號耦合降至最低，有效減少了封裝結構的雜散電感、電容和電阻以及由其產生的噪聲，較好的解決了端口的通道串擾和信號串擾，提高封裝的電性能，有效避免失效，降低成本。

本發明的目的是這樣實現的：一種光電集成封裝結構的電性能優化設計方法，其特點是該方法在進行光電器件和讀出IC模塊封裝電性能設計時，將HFSS軟件應用于封裝結構的電性能模擬,?通過與EWB或POWERPCB軟件協同仿真，進行輸入端口信號焊盤串擾和干擾進行仿真，從而優化封裝結構電特性，具體優化設計步驟如下：?

（1）建立封裝結構的三維幾何模型

用HFSS軟件庫建立封裝結構的三維幾何模型，并標注焊盤直徑、焊盤間距、襯底厚度、縫隙寬度和信號線寬的結構參數；?

（2）建立RC等效電路

將上述三維幾何模型參數輸入HFSS仿真軟件，然后采用HFSS的有限元程序，結合封裝的幾何結構參數捕獲該等效電路的電阻R和電容C，將電阻R和電容C與交流信號源S₁組成串聯電路，并將示波器S₂并聯到電容C兩端，由此建立該封裝模型的RC等效電路；?

（3）三維幾何模型的仿真運算

采用HFSS仿真軟件對上述建立的三維幾何模型進行0~3GHZ掃頻仿真，得到該頻率下的噪聲值和串擾值；?

（4）RC等效電路的仿真運算

采用EWB或POWERPCB電路仿真軟件對上述建立的RC等效電路進行仿真運算，得到瞬態性能、瞬態噪聲功率、電流靈敏度、電流相位靈敏度、電壓靈敏度和電壓相位靈敏度；?

（5）優化設計

分析上述仿真運算的結果，然后調整封裝結構參數，重復上述（1）~（4）步驟進行對比驗證和總結分析，直至封裝結構的電學性能指標達到最佳。

本發明結合現有多種軟件的特色與優點，進行光電封裝結構的優化設計，與現有技術相比具有精度高，使用方便，省略了人工運算步驟，通過設計仿真可以較好的解決信號端口和通道的串擾，減少封裝結構的雜散電感、電容和電阻及其產生的噪聲，提高封裝結構的電性能，有效避免失效，降低成本。

附圖說明

圖1為封裝結構的RC等效電路圖??

具體實施方式

（1）建立封裝結構的三維幾何模型