[發明專利]一種光電集成封裝結構的電性能優化設計方法有效
| 申請號： | 201310052926.0 | 申請日： | 2013-02-19 |
| 公開（公告）號： | CN103106310A | 公開（公告）日： | 2013-05-15 |
| 發明（設計）人： | 葛羽屏;郭方敏;鄭正奇 | 申請（專利權）人： | 華東師范大學 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 上海藍迪專利事務所 31215 | 代理人： | 徐筱梅;張翔 |
| 地址： | 200241 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 光電 集成 封裝 結構 性能 優化 設計 方法 | ||
1.一種光電集成封裝結構的電性能優化設計方法，其特征在于該方法在進行光電器件和讀出IC模塊封裝電性能設計時，將HFSS軟件應用于封裝結構的電性能模擬，通過與EWB或POWERPCB軟件協同仿真，進行輸入端口信號焊盤串擾和干擾進行仿真，從而優化封裝結構電特性，具體優化設計步驟如下：?
（1）建立封裝結構的三維幾何模型
用HFSS軟件庫建立封裝結構的三維幾何模型，并標注焊盤直徑、焊盤間距、襯底厚度、縫隙寬度和信號線寬的結構參數；?
（2）建立RC等效電路
將上述三維幾何模型參數輸入HFSS仿真軟件，然后采用HFSS的有限元程序，結合封裝的幾何結構參數捕獲該等效電路的電阻R和電容C，將電阻R和電容C與交流信號源S1組成串聯電路，并將示波器S2并聯到電容C兩端，由此建立該封裝模型的RC等效電路；?
（3）三維幾何模型的仿真運算
采用HFSS仿真軟件對上述建立的三維幾何模型進行0~3GHZ掃頻仿真，得到該頻率下的噪聲值和串擾值；?
（4）RC等效電路的仿真運算
采用EWB或POWERPCB電路仿真軟件對上述建立的RC等效電路進行仿真運算，得到瞬態性能、瞬態噪聲功率、電流靈敏度、電流相位靈敏度、電壓靈敏度和電壓相位靈敏度；?
（5）優化設計
分析上述仿真運算的結果，然后調整封裝結構參數，重復上述（1）~（4）步驟進行對比驗證和總結分析，直至封裝結構的電學性能指標達到最佳。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于華東師范大學，未經華東師范大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310052926.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種景觀石材的干掛結構
- 下一篇：蜂巢組合法與墻體隔空保溫祛醛裝飾板
