[發明專利]具有額外漏極OD增加的高壓漏極延伸MOSFET有效
| 申請號: | 201310051885.3 | 申請日: | 2013-02-17 |
| 公開(公告)號: | CN103840001A | 公開(公告)日: | 2014-06-04 |
| 發明(設計)人: | 陳奕升;朱振樑;蕭世匡;陳斐筠;鄭光茗 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/417;H01L21/336 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;孫征 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 額外 od 增加 高壓 延伸 mosfet | ||
技術領域
本發明涉及集成半路及其制造方法,具體而言,涉及金屬氧化物半導體晶體管。
背景技術
傳統的雙擴散漏極(DDD)金屬氧化物半導體(MOS)結構(DDDMOS)的擊穿電壓是有限的。當摻雜物濃度較輕時,規則擴展(rule?extension)僅會略微地改進器件擊穿電壓。另外,在聚酰亞胺柵極下方插入淺溝槽隔離(STI)區將降低接通電阻(通常稱為RDS(on))并降低器件的失配性能。
發明內容
為了解決現有技術中存在的問題,根據本發明的一方面,提供了一種集成電路,包括:具有第一摻雜類型的高壓阱;嵌入所述高壓阱中的第一摻雜區和第二摻雜區,所述第一摻雜區和所述第二摻雜區具有第二摻雜類型并且通過所述高壓阱中的溝道間隔開;形成在所述第一摻雜區和所述第二摻雜區中的源極/漏極區,每個所述源極/漏極區都具有所述第二摻雜類型并且比所述第一摻雜區和所述第二摻雜區更重度地摻雜;第一隔離區,每個所述第一隔離區都與每個所述源極/漏極區間隔開;以及位于所述高壓阱上方的電阻保護氧化物,所述電阻保護氧化物圍繞每個所述源極/漏極區形成環。
在所述的集成電路中,所述電阻保護氧化物位于設置在所述源極/漏極區和所述隔離區之間的第一摻雜區和第二摻雜區上方。
在所述的集成電路中,所述第一隔離區通過部分所述第一摻雜區和部分所述第二摻雜區與所述源極/漏極區橫向間隔開。
在所述的集成電路中,所述電阻保護氧化物的一部分設置在所述源極/漏極區的與所述溝道相對的一側上。
在所述的集成電路中,每個所述環的一部分位于形成在所述溝道上方的柵極結構上。
在所述的集成電路中,所述電阻保護氧化物部分地覆蓋所述第一隔離區。
在所述的集成電路中,所述電阻保護氧化物的端部處于與所述源極/漏極區的端部垂直對準和部分地覆蓋所述源極/漏極區的端部中的至少一種。
在所述的集成電路中,所述環是矩形環。
在所述的集成電路中,從所述第一隔離區的邊緣到所述源極/漏極區的邊緣的第一距離是從多晶硅柵極的端部到所述電阻保護氧化物的終端的第二距離的約0.5至約1.5倍。在一個實施例中,所述第一距離為約0.4μm至約1.2μm,而所述第二距離約為0.8μm。
在所述的集成電路中,擊穿電壓大于約38伏特。
在所述的集成電路中,第二隔離區通過第三摻雜區與所述第一隔離區間隔開,所述第三摻雜區具有所述第一摻雜類型并且比所述高壓阱更重度地摻雜。
在所述的集成電路中,所述第一摻雜類型是n型摻雜物,而所述第二摻雜類型是p型摻雜物。
根據本發明的另一方面,還提供了一種集成電路,包括:具有第一摻雜類型的高壓阱;嵌入所述高壓阱中的第一摻雜區和第二摻雜區,所述第一摻雜區和所述第二摻雜區具有第二摻雜類型并且通過所述高壓阱中的溝道間隔開;形成在所述第一摻雜區和所述第二摻雜區中的源極/漏極區,每個所述源極/漏極區都具有所述第二摻雜類型并且比所述第一摻雜區和所述第二摻雜區更重度地摻雜;隔離區,每個所述隔離區都與每個所述源極/漏極區間隔開;以及形成窗口的電阻保護氧化物,所述窗口處于與每個所述源極/漏極區對準和部分地覆蓋每個所述源極/漏極區中的至少一種。
在所述的集成電路中,所述電阻保護氧化物位于設置在所述源極/漏極區和所述隔離區之間的第一摻雜區和第二摻雜區的上方。
在所述的集成電路中,所述隔離區通過部分所述第一摻雜區和部分所述第二摻雜區與所述源極/漏極區橫向間隔開。
在所述的集成電路中,所述窗口由所述電阻保護氧化物的方形環和矩形環中的至少一種形成。
根據本發明的又一方面,提供了一種形成集成電路的方法,包括:形成具有第一摻雜類型的高壓阱;在所述高壓阱中注入形成第一摻雜區和第二摻雜區,所述第一摻雜區和所述第二摻雜區具有第二摻雜類型并且通過所述高壓阱中的溝道間隔開;在所述第一摻雜區和所述第二摻雜區中形成源極/漏極區,每個所述源極/漏極區都具有所述第二摻雜類型并且比所述第一摻雜區和所述第二摻雜區更重度地摻雜;形成第一隔離區,所述第一隔離區與每個所述源極/漏極區間隔開;以及圍繞每個所述源極/漏極區形成電阻保護氧化物的環。
所述的方法還包括:在所述第一摻雜區和所述第二摻雜區設置在所述源極/漏極區和所述隔離區之間的部分上方形成所述電阻保護氧化物。
所述的方法還包括:通過部分所述第一摻雜區和部分所述第二摻雜區使所述第一隔離區與所述源極/漏極區橫向間隔開。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310051885.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





