[發明專利]半導體器件的偽柵電極

有效

• 申請號: 201310051347.4
• 申請日: 2013-02-16
• 公開（公告）號: CN103515440B
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 林志忠;林志翰;張銘慶
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種半導體器件，包括：

襯底，包含第一表面；

絕緣區，覆蓋所述第一表面的一部分；

柵電極，位于所述襯底上方，所述柵電極具有第一基部和設置在所述第一基部和所述襯底之間的第一底部，所述第一基部的寬度與所述第一底部的寬度之間的差值限定第一寬度差；

偽柵電極，位于所述絕緣區上方，其中所述偽柵電極包括第二底部和寬于所述第二底部的第二基部，其中，所述第一底部的寬度大于所述第二底部的寬度，所述第二基部的寬度與所述第二底部的寬度之間的差值限定第二寬度差，所述第二寬度差與所述第一寬度差的比值是2至100；以及偽柵極電介質，介于所述偽柵電極和所述絕緣區之間。

2.根據權利要求1所述的半導體器件，其中，所述第二底部的側壁基本垂直于所述絕緣區的上表面。

3.根據權利要求1所述的半導體器件，其中，所述第二底部包括楔形側壁。

4.根據權利要求1所述的半導體器件，其中，所述偽柵電極包含多晶硅、N功函數金屬或P功函數金屬。

5.根據權利要求1所述的半導體器件，其中，所述第二底部的寬度與所述第二基部的寬度的比值是0.5至0.9。

6.一種半導體器件，包括：

襯底，包含第一表面；

絕緣區，覆蓋所述襯底的一部分；

鰭，穿過所述絕緣區中的開口；

柵電極，在所述鰭的上部的上方延伸，其中，所述柵電極包括第一基部和第一底部，所述第一底部設置在所述第一基部和所述襯底之間，所述第一基部的寬度與所述第一底部的寬度之間的差值限定第一寬度差；以及

偽柵電極，位于所述絕緣區上方，其中，所述偽柵電極包括第二底部和寬于所述第二底部的第二基部，所述第二基部的寬度與所述第二底部的寬度之間的差值限定第二寬度差，所述第二寬度差大于所述第一寬度差；

其中，所述第一底部的寬度大于所述第二底部的寬度，所述第二寬度差與所述第一寬度差的比值是2至100。

7.根據權利要求6所述的半導體器件，其中，所述第一底部的寬度與所述第一基部的寬度的比值是0.95至1.05。

8.根據權利要求6所述的半導體器件，其中，所述第二底部的寬度與所述第二基部的寬度的比值是0.5至0.9。

9.根據權利要求6所述的半導體器件，其中，所述第二底部基本垂直于所述絕緣區的上表面。

10.根據權利要求6所述的半導體器件，其中，所述第二底部包括楔形側壁。

11.根據權利要求6所述的半導體器件，其中，所述柵電極和所述偽柵電極包含相同的材料。

12.根據權利要求6所述的半導體器件，其中，所述柵電極和所述偽柵電極包含不同的材料。

13.根據權利要求6所述的半導體器件，其中，所述偽柵電極包含多晶硅、N功函數金屬或P功函數金屬。

14.一種制造半導體器件的方法，包括：

提供襯底，所述襯底具有位于其上方的絕緣區以及延伸穿過所述絕緣區中的開口的鰭；

在所述鰭上方形成柵電極層并且延伸到所述絕緣區上方；

在所述柵電極層上方形成圖案化的掩模層；以及

通過實施第一蝕刻工藝和第二蝕刻工藝形成柵電極和偽柵電極，其中所述柵電極在所述鰭的上部的上方延伸，所述柵電極包括第一基部和第一底部，所述第一底部設置在所述第一基部和所述襯底之間，所述第一基部的寬度與所述第一底部的寬度之間的差值限定第一寬度差，而所述偽柵電極位于所述絕緣區上方，所述偽柵電極包括第二底部和寬于所述第二底部的第二基部，所述第二基部的寬度與所述第二底部的寬度之間的差值限定第二寬度差；

其中，至少部分地通過使用SF₆作為蝕刻氣體來實施所述第一蝕刻工藝的步驟，使用BCl₃作為蝕刻氣體來實施所述第二蝕刻工藝的步驟；

其中，所述第一底部的寬度大于所述第二底部的寬度，所述第二寬度差與所述第一寬度差的比值是2至100。

15.根據權利要求14所述的方法，其中，在1mTorr至40mTorr的壓力下實施所述第一蝕刻工藝的步驟。