[發(fā)明專利]基于FPGA的時間間隔測量系統(tǒng)與測量方法有效
| 申請?zhí)枺?/td> | 201310050621.6 | 申請日: | 2013-02-08 |
| 公開(公告)號: | CN103092060A | 公開(公告)日: | 2013-05-08 |
| 發(fā)明(設計)人: | 王海;張敏;龔壘;張盛;朱瓊;郝田田 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | G04F10/00 | 分類號: | G04F10/00;G04F10/04 |
| 代理公司: | 陜西電子工業(yè)專利中心 61205 | 代理人: | 王品華;朱紅星 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 時間 間隔 測量 系統(tǒng) 測量方法 | ||
技術領域
本發(fā)明屬于時間測量領域,涉及一種基于FPGA的時間間隔測量系統(tǒng)和一種基于FPGA的時間間隔測量方法,可用于高分辨的時間間隔測量。
背景技術
時間間隔測量技術在國民經濟與國防建設中起著重要的作用。它為科學研究和實驗以及工程技術的發(fā)展等提供了必不可少的時間坐標。高分辨率時間間隔測量系統(tǒng)在原子物理、高能物理實驗、天文觀測等基礎研究領域和航空航天技術、衛(wèi)星發(fā)射和定位、電力傳輸?shù)葢醚芯款I域都有著普遍的應用。
近年來FPGA實現(xiàn)逐漸成為時間間隔測量系統(tǒng)實現(xiàn)的研究熱點。使用可編程FPGA芯片,可以大大降低系統(tǒng)成本和設計風險,提高可靠性和開發(fā)效率,并且容易實現(xiàn)多通道的測量?,F(xiàn)有的時間間隔測量方法絕大多數(shù)都是基于延遲鏈實現(xiàn)的,要求延遲鏈中的所有延遲單元具有很好的延遲一致性。然而在FPGA芯片內部很難構造具有優(yōu)秀延遲一致性且可以提供高延遲分辨率的延遲單元,因此現(xiàn)有的基于FPGA實現(xiàn)的時間間隔測量方法測量分辨率較低,測量誤差也比較大。
發(fā)明內容
本發(fā)明的目的在于針對現(xiàn)有技術的不足,提供一種基于FPGA的時間間隔測量系統(tǒng)與測量方法,以提高測量分辨率、降低測量誤差。
為了實現(xiàn)上述目的,本發(fā)明基于FPGA的時間間隔測量系統(tǒng),包括:
閘門信號產生模塊(1),用于將時間間隔信號轉換為閘門信號,并將閘門信號輸出到時間間隔測量模塊(3);
時鐘管理模塊(2),用于減小參考時鐘信號引入的誤差和抖動,其輸出連接到時間間隔測量模塊(3);
時間間隔測量模塊(3),用于對閘門信號進行延遲然后進行測量,并將測量數(shù)據(jù)輸出到數(shù)據(jù)處理模塊(4);
數(shù)據(jù)處理模塊(4),用于對時間間隔測量得到的數(shù)據(jù)進行處理,并將處理后的數(shù)據(jù)輸出到數(shù)據(jù)輸出模塊(5);
數(shù)據(jù)輸出模塊(5),用于將處理后的數(shù)據(jù)輸出到計算機(6),以計算出待測時間間隔;
其特征在于:
所述的時間間隔測量模塊(3),包括n個延遲單元和n個計數(shù)器,每個延遲單元和其相應的計數(shù)器構成一個測量通道,其通道編號為0至n-1,其中n為大于等于1的整數(shù),其上限由FPGA芯片資源量決定;
每個通道的延遲單元之間采用相互獨立的非鏈狀結構;每個通道的計數(shù)器,采用不同的位寬,即通道0采用多位寬計數(shù)器,其他通道均采用2位計數(shù)器,且通道0的計數(shù)器位寬決定著系統(tǒng)的測量范圍,其位寬每增加1位,系統(tǒng)的測量范圍將在原有基礎上擴大一倍;
0至n-1通道的n個計數(shù)器布局成m×p型結構,即m個計數(shù)器為一行,p個計數(shù)器為一列的矩陣式結構,以提高各個延遲單元的延遲一致性,其中m、p均為大于等于1的整數(shù),且m×p=n。
為實現(xiàn)上述目的,本發(fā)明基于FPGA的時間間隔測量方法,包括如下步驟:
(1)產生閘門信號:
(1a)檢測待測時間間隔開始信號START的上升沿,并在其上升沿產生閘門信號Sg的上升沿;
(1b)檢測待測時間間隔結束信號STOP的上升沿,并在其上升沿產生閘門信號的下降沿;
(2)對產生的閘門信號同時進行n路延遲,產生n個具有不同時間延遲的閘門信號,該n路延遲所提供的時延應在0至一個參考信號時鐘周期的范圍內均勻分布,其中n為大于等于1的整數(shù);
(3)以外部參考時鐘信號Sr為計數(shù)時鐘,對n個閘門信號分別進行計數(shù),并記錄n個計數(shù)結果Ni,其中,0≤i≤n-1;
(4)將n個計數(shù)結果按照從小到大的順序進行排列,并將最小的計數(shù)結果作為比較基準;
(5)將排列后的計數(shù)結果組成數(shù)據(jù)幀,并輸出到計算機;
(6)計算機根據(jù)接收到的數(shù)據(jù)幀,計算出待測時間間隔Tx:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310050621.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種輥式磨機磨輥外殼結構
- 下一篇:用于治療CNS疾病的芳基磺酰胺





