[發(fā)明專利]存儲單元、形成存儲單元的方法以及操作存儲單元的方法

有效

• 申請?zhí)枺?/td>: 201310050079.4
• 申請日: 2013-02-08
• 公開（公告）號: CN103247338A
• 公開（公告）日: 2013-08-14
• 發(fā)明（設(shè)計）人: W.阿勒斯;M.耶弗雷莫夫;J.奧特斯泰特;C.彼得斯;R.韋斯納
• 申請（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬永利;劉春元

1.?一種存儲單元，包括：

第一二端存儲元件；

第二二端存儲元件；

控制器電路，其被配置成將所述第一二端存儲元件編程至一個或多個狀態(tài)并將所述第二二端存儲元件編程至一個或多個狀態(tài)，其中所述第一二端存儲元件的狀態(tài)和所述第二二端存儲元件的狀態(tài)相互依賴；以及

測量電路，其被配置成測量與所述第一二端存儲元件的狀態(tài)相關(guān)聯(lián)的第一二端存儲元件信號和與所述第二二端存儲元件的狀態(tài)相關(guān)聯(lián)的第二二端存儲元件信號之間的差信號。

2.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述控制器電路被配置成將所述第一二端存儲元件和所述第二二端存儲元件編程至不同狀態(tài)。

3.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述控制器電路被配置成相互依賴地將所述第一二端存儲元件編程至第一狀態(tài)并將二端存儲元件編程至第二狀態(tài)，以及相互依賴地將所述第一二端存儲元件編程至第二狀態(tài)并將二端存儲元件編程至第一狀態(tài)。

4.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述第一二端存儲元件信號和所述第二二端存儲元件信號中的每個包括電流信號。

5.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述第一二端存儲元件和所述第二二端存儲元件被布置成使得，響應(yīng)于在所述第一二端存儲元件和所述第二二端存儲元件上施加的電壓，將所述第一二端存儲元件和所述第二二端存儲元件編程至不同狀態(tài)。

6.?根據(jù)權(quán)利要求3所述的存儲單元，

其中，所述第一狀態(tài)包括第一電阻值并且所述第二狀態(tài)包括第二電阻值，其中所述第一電阻值不同于所述第二電阻值。

7.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述存儲單元包括單比特存儲單元。

8.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述存儲單元被配置成被編程至第一比特值，其中所述第一二端存儲元件被編程至第一狀態(tài)，并且二端存儲被編程至第二狀態(tài)，以及

其中所述存儲單元被配置成被編程至第二比特值，其中所述第一二端存儲元件被編程至第二狀態(tài)，并且二端存儲元件被編程至第一狀態(tài)。

9.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述存儲單元被配置成被編程至第一比特值，其中在所述第一二端存儲元件和所述第二二端存儲元件上施加第一電壓，以及

其中所述存儲單元被配置成被編程至第二比特值，其中在所述第一二端存儲元件和所述第二二端存儲元件上施加第二電壓。

10.?根據(jù)權(quán)利要求9所述的存儲單元，

其中，所述第一電壓與所述第二電壓相等且相反。

11.?根據(jù)權(quán)利要求1所述的存儲單元，

其中，所述第一二端存儲元件和所述第二二端存儲元件中的一個相對于在所述第一二端存儲元件和所述第二二端存儲元件上施加的電壓被反向連接。

12.?根據(jù)權(quán)利要求11所述的存儲單元，

其中，所述第一二端存儲元件和所述第二二端存儲元件被電耦合在至少一個位線與至少一個存取晶體管之間。

13.?根據(jù)權(quán)利要求12所述的存儲單元，

其中，所述至少一個存取晶體管包括：

第一存取晶體管，其被電耦合至所述第一二端存儲元件；以及

第二存取晶體管，其被電耦合至所述第二二端存儲元件。

14.?根據(jù)權(quán)利要求12所述的存儲單元，

其中，所述至少一個存取晶體管被配置成控制經(jīng)過所述第一二端存儲元件和所述第二二端存儲元件的電流，其中經(jīng)過所述第一二端存儲元件和所述第二二端存儲元件的電流之差確定所述存儲單元的比特值。

15.?根據(jù)權(quán)利要求1所述的存儲單元，還包括：

至少一個存取晶體管，其包括：

???????第一源極/漏極區(qū)；

???????第二源極/漏極區(qū)；以及

???????柵極區(qū)；

其中所述第一源極/漏極區(qū)被電耦合至所述第一二端存儲元件和所述第二二端存儲元件；

其中所述第二源極/漏極區(qū)被電耦合至所述存儲單元的源極線；以及

其中所述柵極區(qū)被電耦合至所述存儲單元的字線。