[發(fā)明專利]一種高壓LDMOS器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201310049146.0
• 申請(qǐng)日: 2013-02-07
• 公開（公告）號(hào): CN103094350A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 郭宇鋒;徐光明;花婷婷;黃示;張長(zhǎng)春;夏曉娟
• 申請(qǐng)（專利權(quán)）人: 南京郵電大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 朱小兵

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，特別涉及一種高壓LDMOS器件。

背景技術(shù)

高壓LDMOS（Laterally?Double-diffused?MOSFET，橫向雙擴(kuò)散場(chǎng)效應(yīng)管）器件由于其良好的工藝兼容性，易于通過內(nèi)部連線將分布在表面的源極、柵極和漏極與低壓邏輯電路單片集成，被廣泛的運(yùn)用在高壓功率集成電路中。但擊穿電壓和導(dǎo)通電阻之間的矛盾是設(shè)計(jì)功率LDMOS器件最主要的矛盾之一，為了克服這個(gè)矛盾關(guān)系，J.A.APPLES?等人提出了RESURF(Reduced?SURface?Field，降低表面場(chǎng))技術(shù)，圖1給出了一個(gè)典型的常規(guī)SOI?RESURF?LDMOS器件結(jié)構(gòu)示意圖，它由半導(dǎo)體襯底1、埋氧層4、半導(dǎo)體漂移區(qū)2、半導(dǎo)體漏區(qū)10、半導(dǎo)體體區(qū)6，其中半導(dǎo)體體區(qū)6中具有半導(dǎo)體源區(qū)11和半導(dǎo)體體接觸區(qū)12，以及漏極金屬15，源極金屬14，柵氧化層8、柵極9，場(chǎng)氧化層7組成。此技術(shù)自提出以來就被廣泛運(yùn)用于高壓器件設(shè)計(jì)之中，但此技術(shù)只能在一定程度上降低導(dǎo)通電阻，仍然滿足不了高速發(fā)展的功率集成電路對(duì)高壓LDMOS器件的技術(shù)要求。

為了改善RESURF結(jié)構(gòu)的導(dǎo)通特性，文獻(xiàn)：Zingg?R?P,?Weijland?I,?Zwol?H?V,?et?al.?850V?DMOS-switch?in?silicon-on-insulator?with?specific?Ron?of?13Ω?·mm2.?Proceeding?of?International?SOI?Conference,?2000,?pp.62-63，提出了一種新的高壓低導(dǎo)通電阻設(shè)計(jì)技術(shù)——D-RESURF技術(shù)。圖2給出了現(xiàn)有的具有降場(chǎng)層的高壓LDMOS器件結(jié)構(gòu)示意圖。其第一導(dǎo)電類型半導(dǎo)體降場(chǎng)層3位于第二導(dǎo)電類型半導(dǎo)體漂移區(qū)2中，該第一導(dǎo)電類型半導(dǎo)體降場(chǎng)層3能夠在一定程度上降低LDMOS器件的導(dǎo)通電阻，但由其表面電場(chǎng)分布可知，其在正偏的PN結(jié)處將出現(xiàn)一個(gè)電場(chǎng)低谷,從而影響器件表面電場(chǎng)分布，且根據(jù)RESURF原理，RESURF器件要求有嚴(yán)格的電荷控制，在具有降場(chǎng)層的LDMOS器件的降場(chǎng)層對(duì)其電荷控制要求更加嚴(yán)格,這無形增加了器件設(shè)計(jì)制備的復(fù)雜性。

為了改善具有降場(chǎng)層的高壓LDMOS器件的擊穿特性及其擊穿電壓對(duì)降場(chǎng)層摻雜濃度的敏感性，文獻(xiàn)：Souza?M?D,?Narayanan?E?M?S.?Double?RESURF?technology?for?HVIC.?Electron?Lett,?1996,?32(12):1092，文獻(xiàn)：Hardikar?S,?de?Souza?M?M,?Xu?Y?Z,?et?al.?A?novel?double?RESURF?LDMOS?for?HVIC’s.?J?Microelectron,?2004,?35?(3):305，提出了具有線性變摻雜（LVD）表面降場(chǎng)層LDMOS器件結(jié)構(gòu)，如圖3所示，它由半導(dǎo)體襯底1、半導(dǎo)體漂移區(qū)2、半導(dǎo)體漏區(qū)10、半導(dǎo)體體區(qū)6，其中半導(dǎo)體體區(qū)6中具有半導(dǎo)體源區(qū)11和半導(dǎo)體體接觸區(qū)12，以及漏極金屬15，源極金屬14，柵氧化層8、柵極9，場(chǎng)氧化層7以及半導(dǎo)體降場(chǎng)層3組成。所述的第一導(dǎo)電類型半導(dǎo)體降場(chǎng)層3的摻雜濃度從溝道區(qū)一側(cè)向漏區(qū)一側(cè)線性降低。通過優(yōu)化線性分布函數(shù)的斜率和起始濃度，可以大大優(yōu)化漂移區(qū)的表面電場(chǎng)分布，從而大幅度提高器件的擊穿電壓。

但是，為了獲得線性變化的降場(chǎng)層濃度，必須增加一次細(xì)槽掩膜光刻和高溫長(zhǎng)時(shí)間退火。這增加了工藝的復(fù)雜性，提高了制造成本。文獻(xiàn)：朱奎英,?等.?Double?RESURF?nLDMOS功率器件的優(yōu)化設(shè)計(jì),?固體電子學(xué)研究與進(jìn)展,?2010,?vol.30,?No.2,?pp.256-271，提出了具有多區(qū)降場(chǎng)層LDMOS器件結(jié)構(gòu)，如圖4所示，在第二導(dǎo)電類型半導(dǎo)體漂移區(qū)2中具有多個(gè)第一導(dǎo)電類型半導(dǎo)體降場(chǎng)層3，其可比單區(qū)結(jié)構(gòu)獲得更高的擊穿電壓，且降場(chǎng)層采用多區(qū)變摻雜后，器件的擊穿電壓與降場(chǎng)層摻雜劑量的敏感性變小，多區(qū)變摻雜時(shí)器件的擊穿電壓在較寬的降場(chǎng)層注入劑量下仍可保持不變。由此可知分的區(qū)越多，越接近理想的擊穿電壓，與此同時(shí)，光刻版，工藝制造難道也隨之增加。

發(fā)明內(nèi)容

本發(fā)明針對(duì)上述背景技術(shù)中存在的技術(shù)問題，提出一種高壓LDMOS器件。

本發(fā)明為解決上述技術(shù)問題，采用如下技術(shù)方案：