[發明專利]基于電壓跟隨開關的多級并行式ADC及DAC

在審

• 申請號: 201310048568.6
• 申請日: 2013-02-07
• 公開（公告）號: CN103986467A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 陳啟星
• 申請（專利權）人: 陳啟星
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域：本發明屬于數字通信、數字開關和模數轉換器、數模轉換器范疇。?

背景技術：A/D轉換器發展了30多年，經歷了多次的技術革新，從并行、逐次逼近型、積分型ADC，到近年來新發展起來的∑-Δ型和流水線型ADC，它們各有其優缺點，能滿足不同的應用場合的使用。?

逐次逼近型、積分型、壓頻變換型等，主要應用于中速或較低速、中等精度的數據采集和智能儀器中。分級型和流水線型ADC主要應用于高速情況下的瞬態信號處理、快速波形存儲與記錄、高速數據采集、視頻信號量化及高速數字通訊技術等領域。此外，采用脈動型和折疊型等結構的高速ADC，可應用于廣播衛星中的基帶解調等方面。∑-Δ型ADC主應用于高精度數據采集特別是數字音響系統、多媒體、地震勘探儀器、聲納等電子測量領域。高速高位的ADC是最前端技術，本發明提出了一種新型的高速高位的ADC。?

DAC有很多種，由于電流源型DAC的誤差小些，所以成為當前DAC制造主流，有：二進制電流源加權型、單位電流源型、分段電流舵型等，然而目前無論哪種DAC，其基本原理本質上是權電流法：將數字信號變成不同的權(2⁰，2¹，2²，2³，......)I_unit電流，然后再疊加并經過運算放大器轉換成模擬電壓信號。本發明提出了無需權電流的DAC。?

本發明先作出一些預先說明：?

●集成運算放大器(簡稱集成運放)的同相輸入端簡稱同相端，反相輸入端簡稱反相端。?

●電壓跟隨器(簡稱跟隨器)是由集成運放連接而成的電路，將集成運放的反相端與輸出端短接后，成為跟隨器，根據電子技術知識可知，信號從同相端輸入，輸出端的電壓會精確跟隨并等于輸入信號，信號電壓從輸入端至輸出端的電壓降極小(可小于10^-8V)，從工程角度說是零電壓降或導通電阻等于零；同時，輸入電阻極大(可達10⁹Ω)，從工程角度說是輸入電阻等于無窮大。?

●電壓跟隨開關(簡稱跟隨開關)的輸入、輸出信號電壓存在著有效區間，本文中所有信號電壓都處于有效區間。?

●臨界開關S_λg符號的意思為第λ級第g階臨界開關；?

●為了描述簡明，約定用正邏輯，高電位用“1”表示，低電位用“0”表示；約定在比較器中，被測信號大于參考電壓時，輸出為“1”；實際上，可以推廣到不同的約定；?

●將本發明的對數壓擴律的多級并行式超高速ADC及DAC分別簡稱為對數ADC及對數DAC，將對數ADC及對數DAC合稱為對數ADDA；將對數ADC、對數DAC、對數ADDA的子級分別簡稱為子級ADC、子級DAC、子級ADDA，兩級或兩級以上子級稱多?級；對數ADDA由多級子級ADDA構成；對數ADC、對數DAC、對數ADDA、子級ADC、子級DAC、子級ADDA的符號分別為AD##、DA##、A##D、AD#、DA#、A#D；?

●用λ通配α、β、γ…；其α、β、γ…實際上就是1、2、3…，為了避免編號沖突而采用的方法；α級、β級、γ級…表示第1級、第2級、第3級…，m級為末級；λ級轉換位數為qλ；μ＝λ+1表示λ的次級；?

●α級為最大級，即α級對應著N位二進制數的最高的q_α位，β級、γ級…對應的位數依次減小；例如N＝4級＊3位＝12位，α級D_α2D_α1D_α0三位對應著最高的D₁₁D₁₀D₉位，β級三位D_β2D_β1D_β0對應著次高的D₈D₇D₆位，……?

●級電位開關JDWKG包括多路開關DLKG和臨界開關組U?KGZ兩類，這兩類開關是可以等效置換的，所以如果某個地方描述了其中的一類開關，也就是描述了另一類開關。?

●對于對數ADC而言，U_λy為第λ級輸入的正向波動模擬電壓信號，以下簡稱輸入電壓U_λy，而交流模擬電壓信號僅出現在第α級的前置電路之前，用小寫的uαy表示；以級電位VλG為橋梁，輸入電壓U_λy轉換為級電位V_λG進而轉換為數字信號D_λ(q-1)…D_λ0;?