[發明專利]基于電壓跟隨開關的多級并行式ADC及DAC

在審

• 申請號: 201310048568.6
• 申請日: 2013-02-07
• 公開（公告）號: CN103986467A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 陳啟星
• 申請（專利權）人: 陳啟星
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于電壓跟隨開關的多級并行式ADC及DAC，其特征是：用電壓跟隨開關作為信號開關，傳遞信號或阻斷信號，電壓跟隨開關由跟隨器電源開關兩大模塊組成，電源開關是置于該跟隨器電源回路上的電子裝置，可以通過控制字控制該跟隨器電源回路的通斷，該跟隨器在電源通的狀態下處于電壓跟隨狀態，信號從同相端輸入，其輸出端的電壓會精確等于其同相端的電壓，使輸入端的信號傳送到輸出端，為信號通，信號通時電壓降極小，接近于理想化的短路導通；跟隨器在電源斷的狀態下，其輸出端就與其同相端呈信號阻斷狀態，為信號斷，信號斷時輸出端與其同相端電阻值極大，接近于理想化的關斷，?

跟隨開關在電源通時信號通，電源斷時信號斷，所以，跟隨開關可以通過控制字來控制其跟隨器電源回路的通斷，從而控制其跟隨器信號回路的通斷。?

2.根據權利要求1所述的基于電壓跟隨開關的多級并行式ADC及DAC，其進一步特征是：通過對電源開關控制邏輯的設計，可以將跟隨開關構造成臨界開關S_λg，臨界開關S_λg的邏輯關系為：當I_λg＝0或I_λ(g+1)＝1時，臨界開關S_λg信號斷；只有處于臨界狀態時，即，當I_λg＝1且Iλ_(g+1)＝0時，臨界開關S_λg信號通。?

3.根據權利要求1所述的基于電壓跟隨開關的多級并行式ADC及DAC，其進一步特征是：廣義的無損臨界開關，只有當I_λg＝1且I_λ(g+1)＝0時，使高電位導通電源開關KS1和KS3導通，并且使低電位導通電源開關KS0和KS2導通，才可以使A_λg電源通，使A_λg信號通；反之，只要I_λg＝0或I_λ(g+1)＝1，都會使使KS1和KS3截止或使KS0和KS2截止，會使得A_λg電源斷，所以A_λg信號斷，為了簡化電路，KS0和KS2可以任意短路一個，KS1和KS3也可以任意短路一個。?

4.根據權利要求1所述的基于電壓跟隨開關的多級并行式ADC及DAC，其進一步特征是：一組臨界開關構成級電位開關，級電位開關JDWKG_λ包括臨界開關組LJKGZ_λ和多路開關DLKG_λ，臨界開關組是將一組臨界開關的輸出端并聯成公共端，這些臨界開關所有的輸入端構成臨界開關組的輸入端組，通過控制字直接選通其中的一個輸入端為選通端；多路開關是由一個解碼器與一個臨界開關組構成，先通過解碼器將數字信號解碼成控制字后，再通過控制字選通臨界開關組中的一個輸入端為選通端與公共端連通。?

5.根據權利要求1所述的基于電壓跟隨開關的多級并行式ADC及DAC，其進一步特征是：q位多路開關，其中S_λ0～S_λ(Q-1)為第λ級0階～(Q-1)階臨界開關，解碼器JM_λ將控制端d_λ0～d_λ(q-1)的數字信號解碼為第λ級0階～(Q-1)階控制字I_λ0～I_λ(Q-1)，得到第0階～(Q-1)階輸入端電位V_λ0～V_λ(Q-1)的選通端。?