[發明專利]采用鰭式場效應晶體管工藝的同質結二極管結構

有效

• 申請號: 201310046641.6
• 申請日: 2013-02-05
• 公開（公告）號: CN103489863A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 胡嘉欣;張勝杰;洪照俊;陳重輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/822
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種二極管，包括：

半導體襯底，具有位于隔離鰭區域中的多個鰭和位于鰭陣列區域中的多個鰭陣列；

位于所述隔離鰭區域中的n阱，該n阱具有n阱深度；

位于所述隔離鰭區域中的p阱，該p阱位于所述n阱的下方；以及

位于所述鰭陣列區域中的p阱，該p阱的p阱深度大于所述n阱深度，并且該p阱與位于所述隔離鰭區域中的p阱相連；

其中，所述隔離鰭區域中的鰭間距大于約0.3微米，并且

所述鰭陣列區域中的陣列內鰭間距小于約50納米(nm)。

2.根據權利要求1所述的二極管，其中，位于所述隔離鰭區域中的p阱的最小厚度為35nm。

3.根據權利要求1所述的二極管，還包括：

在位于所述隔離鰭區域中的p阱以及所述鰭陣列區域的下方的深n阱；以及

在側面圍繞位于所述鰭陣列區域中的p阱的至少一個n阱。

4.根據權利要求1所述的二極管，其中，所述至少一個n阱是雙極結型晶體管(BJT)中的集電極端。

5.根據權利要求1所述的二極管，其中，所述鰭陣列區域中的多個鰭陣列中的每一個鰭陣列都包括2個鰭。

6.根據權利要求1所述的二極管，還包括位于所述鰭陣列區域中的多個鰭陣列之間的一個或多個淺溝槽隔離(STI)部件。

7.一種雙極結型晶體管(BJT)，包括：

半導體襯底，具有位于隔離鰭區域中的多個鰭和位于鰭陣列區域中的多個鰭陣列；

淺溝槽隔離(STI)部件，側面圍繞所述隔離鰭區域中的多個鰭；

位于所述隔離鰭區域中的n阱，該n阱部分地位于所述STI部件下方；

位于所述隔離鰭區域中的p阱，該p阱位于所述n阱下方并且該p阱的最小厚度為35nm；

位于所述鰭陣列區域中的p阱，該p阱的p阱深度大于所述隔離鰭區域中的n阱深度，并且該p阱與位于所述隔離鰭區域中的p阱相連；

一個或多個STI部件，位于所述鰭陣列區域中的鰭陣列之間；

在側面圍繞位于所述鰭陣列區域中的p阱的n阱；以及

位于所述鰭陣列區域中的p阱和n阱下方的深n阱，所述深n阱與所述鰭陣列區域中的所述n阱相連，

其中，所述隔離鰭區域中的所述STI部件的深度大于所述鰭陣列區域中的所述STI部件的深度。

8.根據權利要求7所述的BJT，其中：

位于所述隔離鰭區域中的n阱在所述STI部件之下為約35nm至約100nm；或者

位于所述隔離鰭區域中的n阱的最大寬度介于約0.2微米至約5微米之間。

9.一種在鰭式場效應晶體管(FinFET)器件中形成一個或多個二極管的方法，所述方法包括：

提供半導體襯底；

形成具有鰭圖案的硬掩模層，所述鰭圖案包括具有低鰭密度的隔離鰭區域、具有較高鰭密度的鰭陣列區域和FinFET區域；

采用所述鰭圖案在所述半導體襯底中蝕刻出多個鰭；

在所述半導體襯底上方沉積介電材料以填充所述多個鰭之間的空間；

使所述半導體襯底平坦化以暴露所述硬掩模層；

將p型摻雜物注入到所述鰭陣列區域和部分所述FinFET區域中以形成p阱；

將n型摻雜物注入到所述隔離鰭區域、圍繞所述p阱的所述鰭陣列區域的一部分以及部分所述FinFET區域中以形成n阱；以及

對所述半導體襯底進行退火；

其中，所述隔離鰭區域中的n阱和所述鰭陣列區域的所述一部分中的n阱具有不同的深度。

10.根據權利要求9所述的方法，還包括：

在所述隔離鰭區域中的每一個鰭和所述鰭陣列區域中的每一個鰭陣列的上方外延生長硅鍺或碳化硅蓋頂；

在所述鰭陣列區域中的p阱上方的鰭陣列的上方形成二極管的正接觸件；以及

在所述隔離鰭區域中的鰭上方形成所述二極管的負接觸件。