[發明專利]半導體器件的制備方法

有效

• 申請號: 201310041862.4
• 申請日: 2013-02-01
• 公開（公告）號: CN103972176B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 代洪剛;李俊;張學海;施平
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11526
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及半導體制造領域，特別是涉及一種半導體器件的制備方法。

背景技術

為了實現芯片的功能化，在半導體的制備工藝中，一片晶圓上往往具有多種器件，不同器件的制備工藝不同，所以需要將不同器件的制備工藝整合在同一制程(process)中，造成在同一制程中具有較多的工藝步驟，比如在所述制程中會進行多步沉積或刻蝕等工藝，從而對器件的功能造成影響。

例如，電可擦可編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory，簡稱EEPROM)的制程中，需要在同一片晶圓上制備EEPROM存儲器件和邏輯器件，制備過程見圖1a-圖1g所示。

首先，提供基底110，所述基底110包含第一器件區111以及第二器件區112，在所述第一器件區111內制備浮柵131以及選擇柵132，所述浮柵131與所述基底110之間具有一第二高壓氧化層121，所述選擇柵132與所述基底110之間具有一第一高壓氧化層122，如圖1a所示；

然后，在所述第一器件區111上制備氧化物-氮化物-氧化物(簡稱ONO)介質層140，其中，所述ONO介質層140包括自下至上依次層疊的第一氧化物膜141、第二氮化物膜142以及第三氧化物膜143，如圖1b所示；

接著，在所述第二器件區112的所述基底110上生長一第二器件氧化物層150后，在所述第一器件區111和所述第二器件區112的表面制備一多晶硅層160，如圖1c所示；

隨后，選擇性刻蝕所述第一器件區111的所述多晶硅層160，在所述浮柵131周圍的所述ONO介質層140上形成控制柵133，如圖1d所示，通常，在刻蝕過程中，所述多晶硅層160會過刻蝕，可能刻蝕掉部分或全部的所述第三氧化物膜143，在圖1d不具體顯示，其中，所述浮柵131、所述控制柵133、所述浮柵131和所述控制柵133之間的所述ONO介質層140、所述第二高壓氧化層121、以及所述基底110共同構成浮柵晶體管，所述選擇柵132、所述第一高壓氧化層122、以及所述基底110共同構成選擇晶體管，所述浮柵晶體管和所述選擇晶體管形成非易失存儲單元，所述控制柵133和所述選擇柵132周圍的所述第一器件區的表面以及所述選擇柵的表面的第二氮化物膜為第一氮化物層，所述浮柵晶體管內的第二氮化物膜為所述電可擦可編程只讀存儲器的氮墻，所述氮墻做為非常致密的絕緣層，使得所述浮柵晶體管內的所述ONO介質層140可以很好的將所述浮柵131與外界隔離開來，從而阻止了所述浮柵131與所述基底110之間進行電子交換，因而數據可以被長期保存，使得只有在受到外界電場的作用下，電子才有可能通過所述第二高壓氧化層121在所述基底110與所述浮柵131之間進行交換；因為在后續的工藝構成中需要制備通孔等結構，所以需要將所述第一氮化物層去除，在現有技術中，形成如圖1d所示的結構后，會先去除所述第一氮化物層，再在所述第一器件區111和所述第二器件區112的表面制備一抗反射涂層170，如圖1e所示；

隨后，選擇性刻蝕所述第二器件區112的所述抗反射涂層170和所述多晶硅層160，形成第二器件柵極134，如圖1f所示；

最后，去除剩余的所述抗反射涂層170，形成如圖1g所示結構。

由于在現有技術中，去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟是分開進行的，一般去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟可以采用干法刻蝕或濕法刻蝕，所以在去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟中，所述浮柵晶體管和所述選擇晶體管一共被損傷兩次，會造成所述第二高壓氧化層121或第一高壓氧化層122的損傷，或造成所述控制柵133或所述選擇柵132的損傷，甚至會影響所述基底110上的有源區，從而造成所述浮柵晶體管或所述選擇晶體管的漏電，影響良率。

因此，如何提供一種半導體器件的制備方法，能夠減少或避免在制備過程中對器件的損傷，已成為本領域技術人員需要解決的問題。

發明內容

本發明的目的在于，提供一種半導體器件的制備方法，能夠保證減少或避免在制備過程中對器件的損傷，從而提高良率。

為解決上述技術問題，本發明提供一種半導體器件的制備方法，包括：