[發(fā)明專利]基于FPGA的容錯(cuò)異步串行收發(fā)器裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310041431.8
• 申請(qǐng)日: 2013-02-01
• 公開（公告）號(hào): CN103176934A
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計(jì)）人: 蘇弘;丁朋程;王曉輝;孔潔;千奕;佘乾順;趙紅赟;馬曉利;牛曉陽
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院近代物理研究所
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;G06F13/40
• 代理公司: 蘭州振華專利代理有限責(zé)任公司 62102
• 代理人: 張真

技術(shù)領(lǐng)域

本發(fā)明涉及通信和抗輻射容錯(cuò)技術(shù)領(lǐng)域。主要涉及利用FPGA實(shí)現(xiàn)抗輻射容錯(cuò)異步串行收發(fā)器。

背景技術(shù)

隨著現(xiàn)代信息技術(shù)的不斷發(fā)展，高速信息傳輸和高可靠性傳輸成為信息傳輸?shù)闹饕l(fā)展方向。在星載設(shè)備、醫(yī)療設(shè)備中高可靠性傳輸尤為重要。不斷進(jìn)步的集成電路工藝使超大規(guī)模集成電路(VLSI)的集成度越來越高，速度越來越快，功耗越來越低，但同時(shí)也使VLSI的節(jié)點(diǎn)尺寸越來越小，導(dǎo)致臨界電荷下降，降低了VLSI的單粒子效應(yīng)(Single?Event?Effect，SEE)閾值，嚴(yán)重限制了高性能VLSI在太空等輻射環(huán)境中的應(yīng)用。另外，由于器件工作在輻射環(huán)境，傳輸線路也要受到噪聲的干擾。

UART的全稱是通用異步收發(fā)器，是實(shí)現(xiàn)設(shè)備之間低速數(shù)據(jù)通信的標(biāo)準(zhǔn)協(xié)議。它具有使用簡(jiǎn)單，接線簡(jiǎn)單等優(yōu)點(diǎn)。UART是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。基本的UART通信只需2根信號(hào)線（RXD、TXD）就可以完成數(shù)據(jù)的相互通信。但現(xiàn)有的UART協(xié)議，只有一位奇偶校驗(yàn)位，只能檢測(cè)傳輸過程中發(fā)生的錯(cuò)誤，不能糾正因信道干擾造成的數(shù)據(jù)錯(cuò)誤。另一方面，現(xiàn)有的UART接收器和發(fā)送器不具有容錯(cuò)能力，當(dāng)器件發(fā)生單粒子翻轉(zhuǎn)（Single?Event?Upset，SEU）時(shí)，整個(gè)電路便不能正常工作。

針對(duì)UART的存在的問題，雷斌，王寧等人于2009年12月在西安工業(yè)大學(xué)學(xué)報(bào)第29卷第6期發(fā)表《FPGA的漢明碼數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)》，提出的漢明傳輸系統(tǒng)能夠使得數(shù)據(jù)在信道中提高抗干擾能力，對(duì)發(fā)送錯(cuò)誤的數(shù)據(jù)能夠糾錯(cuò)，但發(fā)送器和接收器不具有抗SEU的能力，且只能糾正一位錯(cuò)誤。另一方面，韓月濤，潘偉萍等人于2011年3月在電子測(cè)量技術(shù)雜志上發(fā)表《基于FPGA的三模冗余UART電路設(shè)計(jì)》，提出了UART發(fā)送器和接收器加固方法，但文章只對(duì)串并轉(zhuǎn)換和并串轉(zhuǎn)換部分，做了局部的三模冗余。整個(gè)設(shè)計(jì)的多數(shù)表決器是單點(diǎn)，如果它受到單粒子的影響發(fā)生錯(cuò)誤，導(dǎo)致整個(gè)輸出會(huì)產(chǎn)生錯(cuò)誤。特別對(duì)SRAM型FPGA而言，器件更容易受到SEU的影響。

針對(duì)以上兩種設(shè)計(jì)的不足，本發(fā)明提出了一種基于FPGA的容錯(cuò)異步串行收發(fā)器裝置，整個(gè)設(shè)計(jì)做三模冗余加固（Triple?Modular?Redundancy,TMR），包括通過對(duì)接收器、發(fā)送器以及輸入/輸出（I/O）口等，TMR是指對(duì)功能單元采用3個(gè)完全相同的模塊，互為備份，以達(dá)到最佳的抗單粒子翻轉(zhuǎn)效果，使得接收器和發(fā)送器具有抗輻射性能。同時(shí)，為了提高通信性能，使傳輸信號(hào)更好地抵抗噪聲、干擾的影響，對(duì)發(fā)送信息數(shù)據(jù)進(jìn)行信道編碼，接收到的數(shù)據(jù)進(jìn)行信道解碼，使得數(shù)據(jù)傳輸更具有可靠性。

發(fā)明內(nèi)容

本發(fā)明的目的在于避免現(xiàn)有技術(shù)的不足，提供了一種基于FPGA的容錯(cuò)異步串行收發(fā)器裝置。以解決UART的發(fā)送器和接收器受到高能射線的照射而發(fā)生單粒子翻轉(zhuǎn)（SEU）和數(shù)據(jù)通信中檢錯(cuò)和糾錯(cuò)的問題。