[發明專利]靜態隨機存取存儲器單元電路

在審

• 申請號: 201310039841.9
• 申請日: 2013-02-01
• 公開（公告）號: CN103971730A
• 公開（公告）日: 2014-08-06
• 發明（設計）人: 朱紅衛;趙郁煒;劉國軍;唐敏
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路，特別是涉及一種靜態隨機存取存儲器單元電路。

背景技術

靜態隨機存取存儲器（SRAM）是一種具有靜止存取功能的內存，不需要刷新電路就能保存其內部存儲的數據，速度快，功耗低使用廣泛。在電子系統中應用廣泛，同時對性能的要求也越來越高，現在的靜態隨機存取存儲器朝著更快速度、更高集成度、更低功耗方向發展。

如圖1所示，是現有靜態隨機存取存儲器單元電路的電路圖；現有靜態隨機存取存儲器單元電路為一六管存儲單元，由四個NMOS管N101、N102、N103和N104，二個PMOS管P101和P102組成；PMOS管P101和NMOS管N101連接組成第一反相器，PMOS管P101和NMOS管N101的柵極相連并作為第一反相器的輸入端，PMOS管P101和NMOS管N101的漏極相連并作為第一反相器的輸出端，PMOS管P101的源極接工作電壓VDD，NMOS管N101的源極接地；PMOS管P102和NMOS管N102連接組成第二反相器，PMOS管P102和NMOS管N102的柵極相連并作為第二反相器的輸入端，PMOS管P102和NMOS管N102的漏極相連并作為第二反相器的輸出端，PMOS管P102的源極接工作電壓VDD，NMOS管N102的源極接地；第一反相器的輸入端接第二反相器的輸出端，第二反相器的輸入端接第一反相器的輸出端，第一反相器和第二反相器組成一個雙穩結構，這種雙穩結構有利于提高存儲單元的穩定性。第一反相器的輸出端為輸出節點Q1，第二反相器的輸出端為輸出節點Q2，輸出節點Q1和Q2輸出一對反相的信號。NMOS管N103和NMOS管N104為傳輸管，NMOS管N103的源極接第一反相器的輸出端，NMOS管N104源極接第二反相器的輸出端；NMOS管N103的漏極接位線BL，NMOS管N104的漏極接位線BLB，位線BL和BLB組成一對位線；NMOS管N103和NMOS管N104的柵極都接字線WL。

現有靜態隨機存取存儲器的寫操作過程為：假設寫入信號為“1”，則在寫入前將位線BL設置為“1”，位線BLB設置為“0”；進行寫操作后，字線WL由低電平轉換為高電平，這時NMOS管N103和N104都導通，數據“1”寫入到輸出節點Q1中，數據“0”寫入到輸出節點Q2中。

現有靜態隨機存取存儲器的讀操作過程為：讀操作開始前，位線BL和BLB都被預充電到高電平；當進入讀操作后，字線WL由低電平轉換為高電平，這時NMOS管N103和N104都導通，假設當前輸出節點Q1為“1”、輸出節點Q2為“0”，這時，位線BLB通過NMOS管N104和N102放電，位線BL的電位高于位線BLB的電位，數據讀出。

現有靜態隨機存取存儲器的六管存儲單元使用了兩個交叉連接的反相器，在中、高工作電壓下穩定性較高。但是隨著CMOS特征尺寸和工作電壓的不斷減小，存儲單元的高低電平之間的差距也會不斷縮小，噪聲對信號輸出的影響變的明顯，存儲單元的穩定性降低，現有靜態隨機存取存儲器單元電路無法克服這種影響。

發明內容

本發明所要解決的技術問題是提供一種靜態隨機存取存儲器單元電路，能提高存儲單元電路的抗噪聲性能，使信號輸出具有較高的穩定性，能應用于低電源電壓的工作條件下。

為解決上述技術問題，本發明提供的靜態隨機存取存儲器單元電路包括：

由第一反相器和第二反相器組成的雙穩結構，所述第一反相器的輸入端連接所述第二反相器的輸出端、所述第二反相器的輸入端連接所述第一反相器的輸出端，所述第一反相器的輸出端和所述第二反相器的輸出端存儲一對反相的信號；所述第一反相器由第一PMOS管和第一NMOS管連接形成，所述第二反相器由第二PMOS管和第二NMOS管連接形成。

由第三PMOS管和第三NMOS管連接形成的第三反相器，所述第三反相器的輸入端連接所述第一反相器的輸出端。

由第四PMOS管和第四NMOS管連接形成的第四反相器，所述第四反相器的輸入端連接所述第二反相器的輸出端。

用作傳輸管的第五NMOS管和第六NMOS管，所述第五NMOS管的源極連接所述第三反相器的輸出端、所述第五NMOS管的漏極連接位線一，所述第六NMOS管的源極連接所述第四反相器的輸出端、所述第六NMOS管的漏極連接位線二，所述第五NMOS管的柵極和所述第六NMOS管的柵極都接字線。