[發明專利]SiGe體區縱向1T-DRAM器件及其制造方法

有效

• 申請號: 201310035130.4
• 申請日: 2013-01-29
• 公開（公告）號: CN103972174B
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 方雯;羅軍;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種半導體器件制造方法，用于制造1T-DRAM單元陣列，其中，包括如下步驟：

步驟1，在半導體襯底上形成N+摻雜層作為晶體管的源極區域；

步驟2，在所述半導體襯底上外延形成SiGe層；

步驟3，使用第一層掩膜版，刻蝕所述SiGe層，形成SiGe納米柱作為晶體管的溝道區域；

步驟4，沉積Si帽層；

步驟5，沉積第一層間介質層；

步驟6，使用第二層掩膜版，對所述第一層間介質層進行刻蝕；

步驟7，依次沉積高K柵介質材料層和金屬柵極材料層；

步驟8，采用CMP工藝，除去部分所述第一層間介質層、所述高K柵介質材料層和所述金屬柵極材料層，直至暴露出所述Si帽層的上表面，剩余的所述金屬柵極材料層形成為金屬柵極也即字線；

步驟9，在暴露的所述Si帽層的上表面進行選擇性外延，形成Si外延層；

步驟10，對部分所述Si外延層進行熱氧化處理；

步驟11，淀積第二層間介質層；

步驟12，采用CMP工藝，除去部分所述第二層間介質層，直至暴露出所述Si外延層的上表面；

步驟13，沉積第一金屬布線層，使用第三層掩膜版進行圖案化，從而形成位線。

2.一種由權利要求1所述導體器件制造方法制造的半導體器件，包括1T-DRAM單元陣列，其中每個單元包括：

半導體襯底；

位于所述半導體襯底之上的N+摻雜層，為晶體管的源極區域；

位于所述N+摻雜層之上的SiGe納米柱，為晶體管的溝道區域；

位于所述SiGe納米柱之上的Si外延層，為晶體管的漏極區域；

高K柵介質材料層和字線，包圍了所述SiGe納米柱，為晶體管的環形柵極；

位于所述Si外延層之上的位線。

3.根據權利要求2所述的器件，其特征在于，所述SiGe納米柱的高度為10～50nm，直徑為10～40nm。

4.根據權利要求2所述的器件，其特征在于，所述SiGe納米柱中Ge的原子百分比含量在20％～30％之間。

5.根據權利要求2所述的器件，其特征在于，所述N+摻雜層的雜質為砷，摻雜濃度為1*10²⁰cm^-3。

6.根據權利要求2所述的器件，其特征在于，每個單元還包括第一層間介質層，所述第一層間介質層將相鄰單元間的所述字線隔離。

7.根據權利要求2所述的器件，其特征在于，所述字線連接一行1T-DRAM單元，所述位線連接一列1T-DRAM單元。

8.根據權利要求2所述的器件，其特征在于，所述Si外延層的直徑小于所述SiGe納米柱的直徑。