[發明專利]帶隙電壓基準電路

有效

• 申請號: 201310021495.1
• 申請日: 2013-01-21
• 公開（公告）號: CN103941792A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 劉簾曦;牛越;劉術彬;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;黃燦

技術領域

本發明涉及模擬電路領域，尤其是指一種帶隙電壓基準電路。

背景技術

帶隙電壓基準電路廣泛地應用于模擬和混合電路中，如A/D轉換器、D/A轉換器、電壓調諧器、電壓表、電流表等測試儀器以及偏置電路等等。隨著射頻集成電路和數字電路的發展以及帶隙基準源在高頻電路應用中的推廣，電源抑制性能成為了基準源在高頻及數模混合電路應用中的一個重要衡量標準。芯片內部的基準源在整個頻段內對電源噪聲的抑制能力的好壞將影響到整個芯片在整個頻段尤其是高頻下的工作性能。

現有技術中帶隙電壓基準源的實現電路如圖1所示，它包括一個運算放大器，三個電阻，兩個PNP三極管和兩個PMOS晶體管，其中，VDD是電源電壓高電平，GND是電源電壓低電平。

運算放大器在電路中起到了鉗位的作用，使A、B兩點電壓相等，并通過CMOS電流鏡使兩條支路的電流相同。

在圖1中，輸出基準電壓為：

V_REF＝V_EB2+I₁R₃????(1)

其中，V_EB2為B點的電壓。由于CMOS電流鏡的作用，I₁=I₂，因此可得：

I1=I2=VR1R1=ΔVEBR1=VTR1lnN---(2)]]>

其中，ΔV_EB為兩個PNP晶體管Q₁和Q₂的V_BE之差，V_T為熱電壓，N為Q₂與Q₁的發射結面積之比。

將式(2)代入式(1)，可得：

VREF=VEB2+I1R3=VEB2+R3R1VTlnN---(3)]]>

由式(3)可以看出，通過合理選擇R₃與R₁的比值和N的值，即可得到較小溫度系數的基準電壓。

現有帶隙電壓基準電路中的本證噪聲及電源噪聲對帶隙基準的輸出電壓有著較大的影響，使得帶隙基準的輸出電壓的精度較小。

發明內容