[發明專利]用于非易失性存儲單元的方法和裝置

有效

• 申請號: 201310019946.8
• 申請日: 2013-01-18
• 公開（公告）號: CN103377700B
• 公開（公告）日: 2017-07-04
• 發明（設計）人: 池育德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發明涉及非易失性存儲單元結構以及用于提供用于嵌入有邏輯電路的非易失性存儲單元結構并且與先進半導體制造工藝可兼容的方法。

背景技術

用于電子電路并且尤其用于在半導體工藝中被制造為集成電路的電子電路的當前一般要求是存儲器存儲元件的陣列。這些元件可以設置為非易失性存儲(NVM)單元。在傳統NVM結構中，可以使用FLASH存儲器。然而，例如，除了用于邏輯電路的先進半導體工藝之外，FLASH存儲器的使用還要求半導體工藝步驟。FLASH單元要求昂貴的工藝步驟。最近，已經開發出邏輯可兼容NVM單元。這些邏輯可兼容存儲單元中的一些使用浮置柵極，其中，浮置柵極使用邏輯工藝的柵電極材料和柵極氧化物形成。當用于半導體工藝的工藝節點繼續按比例縮小到較小特征尺寸時，柵極氧化物厚度(Tox)也減小到不可靠地制造的可靠浮置柵極單元的點。來自存儲的捕捉電荷的泄漏電流可能導致不可操作或不可靠的存儲單元；即，浮置柵極單元由于泄漏可能存在誤差。

使用側壁存儲的NVM單元正被使用。在這些單元中，例如，在單元形式的側壁電介質中提供電荷捕捉層，單元包括諸如PMOS或NMOS晶體管的MOS晶體管。通過使用溝道熱電子(CHE)對單元“進行編程”，可以在側壁上的電荷捕捉電介質中捕捉電子。然而，當單個側壁存儲區用于以“每位一個單元”布置來存儲位信息時，很難獲得可靠操作。觀察用于單元的編程和未編程電流的改變。這些改變使得難以進行可靠操作。

在另一種已知方法中，通過使用兩個單元以“每位兩個單元”結構存儲一位信息來解決這些可靠性問題。這些可以被稱為“2T”單元。在該方法中，一個單元存儲期望數據，并且另一個單元以互補形式存儲期望數據，即，“位”和“位條(bit bar，也稱反相位)”。通過使用兩條獨立位線在讀取循環期間從這些單元讀取數據，可以通過簡單地比較位線和位條位線上的電流(或相應電壓)來獲得自參考數據值。由于對兩個單元中的一個進行編程并且對另一個未編程，所以編程和未編程狀態表示所存儲的邏輯“0”和所存儲的邏輯“1”，兩個電流不同并且可以容易地進行比較，并且可以獲得非常快速的讀取。

然而，使用每位兩個單元有效地加倍存儲數據所需的單元陣列尺寸。這些單元被認為是“2T”單元，并且當與每位一個單元或“1T”布置(每位一個晶體管)進行比較時，要求每位面積的約兩倍。需要在為邏輯工藝可兼容的非易失性存儲器存儲單元的可靠性和密度方面進行改進；即，需要可以在先進半導體工藝中嵌入有邏輯電路的集成電路上制造的非易失性存儲單元，而不需要附加步驟或昂貴工藝步驟。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種裝置，包括：非易失性存儲單元的陣列，形成在半導體襯底的一部分中，包括：第一存儲單元，具有均用于存儲對應于數據位的被捕捉電荷的第一位單元和第二位單元；第二存儲單元，具有均用于存儲對應于數據位的被捕捉電荷的第三位單元和第四位單元；字線，被耦合以將電壓提供給所述第一存儲單元和所述第二存儲單元的柵極端；以及列復用器，耦合至多條列線，所選擇的列線耦合至所述第一存儲單元和所述第二存儲單元的第一源極/漏極端以及耦合至所述第一存儲單元和所述第二存儲單元的第二源極/漏極端，所述列復用器被耦合以接收用于存儲在所述非易失性存儲單元中的數據和互補數據，所述列復用器將電壓耦合至與對應于所述數據的所述第一存儲單元連接的一條列線并且將電壓耦合至與對應于所述互補數據的所述第二存儲單元連接的一條列線。

在該裝置中，所述第一存儲單元和所述第二存儲單元中均包括MOS晶體管。

在該裝置中，所述第一位單元、所述第二位單元、所述第三位單元和所述第四位單元都包括所述MOS晶體管的側壁存儲單元。

在該裝置中，所述第一位單元和所述第二位單元包括第一MOS晶體管的側壁存儲區，并且所述第三位單元和所述第四位單元包括第二MOS晶體管的側壁存儲區。

在該裝置中，所述側壁存儲單元包括氮化物層。

在該裝置中，所述側壁存儲單元包括氧化物-氮化物-氧化物層。

在該裝置中，所述列復用器將選擇線電壓提供給由所述第一位單元和所述第二存儲單元共享的列線。

在該裝置中，存儲單元的陣列包括多個存儲單元，所述多個存儲單元被布置為行和列，并且沿著行耦合至字線以及沿著列耦合至所述列線。

在該裝置中，所述半導體襯底進一步包括邏輯電路。

在該裝置中，所述邏輯電路耦合至存儲單元的陣列。